请教下，一块板子上有多片FPGA，电源怎么分配

AG17 · 发表于 2015-4-4 08:28:17

如题，项目上用多片Xilinx 7系列FPGA，大电流的主要有内核1V，VCC_AUX1.8V，IO电压3.3V，目前打算，VCC_AUX 和IO电源分别共用，内核电源分开单独提供，不知这样是否合理

jathenal · 发表于 2015-4-7 21:08:36

还是要看输入电源是什么参数，再决定各路电源的方案，LDO还是DC/DC

AG17 · 发表于 2015-4-7 21:25:14

jathenal 发表于 2015-4-7 21:08
还是要看输入电源是什么参数，再决定各路电源的方案，LDO还是DC/DC

都上7系列了，肯定DCDC，现在还没到电源芯片选型，先评估电源的分配！

y595906642 · 发表于 2015-4-7 21:26:30

有没有程序，可以大概估计下电流。
正常照“VCC_AUX 和IO电源分别共用，内核电源分开单独提供”足够了

AG17 · 发表于 2015-4-8 00:05:28

y595906642 发表于 2015-4-7 21:26
有没有程序，可以大概估计下电流。
正常照“VCC_AUX 和IO电源分别共用，内核电源分开单独提供”足够了 ...

想先按照最大功耗来设计，现在考虑的是上电瞬间的最大电流和尽量保持电源平面的完整！

zhdiamond · 发表于 2015-4-8 09:54:12

建议每片都分开启动核电压，否则开机时，多片fpga的大电流容易导致问题

jathenal · 发表于 2015-4-8 23:02:44

AG17 发表于 2015-4-7 21:25
都上7系列了，肯定DCDC，现在还没到电源芯片选型，先评估电源的分配！

是的，典型设计是这样。
不过印象中见过一个多路FPGA的内核供电设计，总体用DCDC降到内核电压稍高一些，然后每个内核分别用一路LDO供电
这样总效率不错，而且每路内核借助LDO的特性纹波小供电稳，且对大电流时DCDC输出端的波动几乎免疫
不知是否适合LZ的需求。

AG17 · 发表于 2015-4-10 20:56:10

jathenal 发表于 2015-4-8 23:02
是的，典型设计是这样。
不过印象中见过一个多路FPGA的内核供电设计，总体用DCDC降到内核电压稍高一些， ...

其实个人来说不建议内核用LDO这么做。像内核这种大电流电压，那得找多大电流的LDO，有点难找。而且LDO的瞬间输出时序怎样，我自己也没测过。像FPGA还好，如果到了PPC这一类器件，内核都比较敏感，用LDO说不定还会启动不了。至于纹波问题，现在出来的易电源芯片，已经做得很好，所以主要问题不在纹波这边。

qjs412_avr · 发表于 2015-4-10 22:54:00

有个Xpower，是做功率分析的吗？不过不知道怎么用

请教下，一块板子上有多片FPGA，电源怎么分配

阿莫论坛20周年了！感谢大家的支持与爱护！！

浏览过的版块