搜索
bottom↓
回复: 3

fpga中的lvds实现

[复制链接]

出0入0汤圆

发表于 2013-3-21 22:33:23 | 显示全部楼层 |阅读模式
请教各位大侠,我想实现一个简单的实验,手头上有黑金开发板,现在想实现LVDS发送功能,能不能用QUARTUSii中的LVDS_TX的模块,如果能用怎么设置呢,在网上找了好几天,没有对应的教程
我手头上还有一个LVDS发射芯片DS90C31,能不能自己编写程序,用FPGA实现接收功能,如果可以程序应该怎么编写呢?

阿莫论坛20周年了!感谢大家的支持与爱护!!

曾经有一段真挚的爱情摆在我的面前,我没有珍惜,现在想起来,还好我没有珍惜……

出0入0汤圆

发表于 2013-3-22 08:48:23 | 显示全部楼层
首先看你选用的器件、原理图的设计,支不支持lvds电平。
如果需要从数据里面提取时钟,看你的器件里面是否有serdes,如果是随路时钟,则不需要

出0入0汤圆

 楼主| 发表于 2013-3-22 11:13:00 | 显示全部楼层
study_yu 发表于 2013-3-22 08:48
首先看你选用的器件、原理图的设计,支不支持lvds电平。
如果需要从数据里面提取时钟,看你的器件里面是否 ...

1.我买的黑金开发板是四代的,应该有LVDS功能吧,我是看见管脚上面支持LVDS,但是不知道发送的时候是不是也需要设置管脚成LVDS模式?
2.我打开MegaWizard中的LVDS_TX但是不会设置,如图

我想设置一个8位转1位的发送模块,然后再用1位转8位的接收模块把数据接收回来,首先发送模块上面的时钟应该怎么设置呢?接收的也不会设置,大侠能不能讲一个详细点的流程,网上确实没有这个呀
3.我不太明白一点LVDS里面需要时钟么?我看到ds90c31的真值表如下图,其中是不是en和en*就是实际的电路,如果上面的不好实现,我能不能在网上找一个并转串的程序,然后通过这个芯片,然后再传回到FPGA,那FPGA中,接收模块是怎么具体设置的呢?

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册

x

出0入0汤圆

发表于 2013-5-26 12:36:03 | 显示全部楼层
我使用的是xilinx器件,它的引脚设置可以在ucf文件里配置
回帖提示: 反政府言论将被立即封锁ID 在按“提交”前,请自问一下:我这样表达会给举报吗,会给自己惹麻烦吗? 另外:尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。【本论坛不允许直接上传手机拍摄图片,浪费大家下载带宽和论坛服务器空间,请压缩后(图片小于1兆)才上传。压缩方法可以在微信里面发给自己(不要勾选“原图),然后下载,就能得到压缩后的图片。注意:要连续压缩2次才能满足要求!!】。另外,手机版只能上传图片,要上传附件需要切换到电脑版(不需要使用电脑,手机上切换到电脑版就行,页面底部)。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子技术论坛 ( 粤ICP备2022115958号, 版权所有:东莞阿莫电子贸易商行 创办于2004年 (公安交互式论坛备案:44190002001997 ) )

GMT+8, 2024-8-27 08:21

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表