|
|
我的单板设计中有一片AT91SAM9G20和两片133M SDRAM. 现在我正使用Cadence Allegro, PCB SI来对9G20和SDRAM之间连接的信号进行时序仿真. 但是我在9G20的数据手册中找不到SDRAM控制器的时序参数。这些时序参数包括:
1. SDCKE High before SDCK Rising Edge;
SDCKE Low after SDCK Rising Edge;
2.SDCKE/SDCS/RAS/CAS/SDWE Low before SDCK Rising Edge;
SDCKE/SDCS/RAS/CAS/SDWE Hign after SDCK Rising Edge;
3. SDA10/BANK/DQM Change before SDCK Rising Edge;
SDA10/BANK/DQM Change after SDCK Rising Edge;
4. Address Change before SDCk Rising Edge;
Address Change after SDCK Rising Edge;
5. D0-D31 in Setup before SDCK Rising Edge;
D0-D31 in Hold after SDCK Rising Edge;
6. D0-D31 Out Valid before SDCK Rising Edge;
D0-D31 Out Valid after SDCK Rising Edge;
但是上述的所有参数在AT91SAM9260和AT91SAM9261的数据手册中都可以找到， 只不过它们支持的SDRAM只能工作在100M，而我需要133M的。
从哪里能得到AT91SAM9G20的这些参数呢？ （芯片是从BT采购的，BT技术支持也找不到这些参数）
谢谢！ |
阿莫论坛20周年了！感谢大家的支持与爱护！！
曾经有一段真挚的爱情摆在我的面前，我没有珍惜，现在想起来，还好我没有珍惜……
|
发表于 2012-6-25 15:24:48