因AD转换输出的电平为1.8V，我在FPGA采样的BANK６IO将VCCIO 改为1.8V对吗

xuwenqiang · 发表于 2011-10-20 15:48:57

大侠们帮忙看看我设计的电路图对不对，特别是对于FPGA部分，因AD输出的电平为1.8V，我在FPGA采样的BANK６IO将VCCIO 改为1.8V对吗

(原文件名:手册.png)

点击此处下载 ourdev_686705OKWRMO.pdf(文件大小:772K) (原文件名:determine acquisition_v3b.pdf)

sczh01 · 发表于 2011-10-20 16:40:10

提示: 作者被禁止或删除内容自动屏蔽

qwic · 发表于 2011-10-22 00:33:07

对的。但要注意如此一来bank6所有pin都是1.8V，除了接AD的pin，其余pin也不可以接别的电平。

shappy · 发表于 2011-10-22 00:53:17

直接接也是能用的，低电压的可以往高电压的进的，反过来就要注意了。

qwic · 发表于 2011-10-22 01:07:33

回复【3楼】shappy
直接接也是能用的，低电压的可以往高电压的进的，反过来就要注意了。
-----------------------------------------------------------------------

单向的口可能可以，要看是什么电平标准，TTL的可以CMOS的就不可以了。双向的口一定不可以。

shappy · 发表于 2011-10-22 21:37:18

回复【4楼】qwic
回复【3楼】shappy
直接接也是能用的，低电压的可以往高电压的进的，反过来就要注意了。
-----------------------------------------------------------------------
单向的口可能可以，要看是什么电平标准，ttl的可以cmos的就不可以了。双向的口一定不可以。
-----------------------------------------------------------------------

LZ说是AD输出的了，要输入就不能了

lenmon650 · 发表于 2011-10-25 16:34:32

有点余量会不会比较好？

因AD转换输出的电平为1.8V，我在FPGA采样的BANK６IO将VCCIO 改为1.8V对吗

阿莫论坛20周年了！感谢大家的支持与爱护！！