|
![](static/image/common/ico_lz.png)
楼主 |
发表于 2011-7-20 11:08:39
|
显示全部楼层
回复【10楼】Jigsaw
-----------------------------------------------------------------------
always@ (posedge dclk)
begin
if(tm1!=tm2)//tm1,tm2 WR下降沿检测,TM2<=TM1;TM1<=WR 即需写显存
we<=0;
else
begin
we<=1;
......//读显存
end
end
在写显存时,不进行读显存操作,
由于这几天机器不让插U盘,我不能贴仿真图,仿真时屏的点时钟PCLK在WE=0的这个时间(一个DCLK周期)内PCLK保持,不进行活动,不向屏锁存数据,原本PCLK为DCLK的4分频,这时PCLK多出一个DCLK .....
这样应该算不同时读写显存了吧?
但问题依然存在,想不通啊
回复【9楼】dgxll
-----------------------------------------------------------------------
没解决呢 我加你,,,qq65193145 |
|