|
|
请教大家，我用VHDL编写程序，想要产生一个高低电平可控的PWM波。程序写完后在板子上实测波形有畸变：
(Ô­ÎļþÃû:IMG_0081.JPG)
程序如下：
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity pwm_module is
PORT(
reset:in STD_LOGIC;
clk:in STD_LOGIC;--1KHZ
pwm_on:in STD_LOGIC_VECTOR(7 DOWNTO 0);
pwm_off:in STD_LOGIC_VECTOR(7 DOWNTO 0);
pwm_en:in STD_LOGIC;
pwm_pulse:out STD_LOGIC
);
end pwm_module;
architecture dev of pwm_module is
signal pwm_on_temp:STD_LOGIC_VECTOR(7 DOWNTO 0);
signal pwm_off_temp:STD_LOGIC_VECTOR(7 DOWNTO 0);
begin
process(pwm_en,clk,reset,pwm_on,pwm_off)
variable cnt:STD_LOGIC_VECTOR(8 DOWNTO 0);
begin
if(reset='0')then
cnt:="000000000";
--pwm_on_temp<="00001010";
--pwm_off_temp<="00001010";
elsif(rising_edge(clk))then
if(cnt=(pwm_on_temp+pwm_off_temp-1))then
cnt:="000000000";
pwm_pulse<='1';
elsif(cnt<(pwm_on_temp+pwm_off_temp-1))then
if(cnt=(pwm_on_temp-1))then
pwm_pulse<='0';
end if;
cnt:=cnt+1;
end if;
end if;
if(pwm_en='1')then
pwm_on_temp<=pwm_on;
pwm_off_temp<=pwm_off;
cnt:="000000000";
end if;
end process;
end dev;
我思考了半天，没想明白为什么数字信号会出来这样的波形。也曾怀疑是硬件问题，但是我把输出换了好几个口都是这样，但是用相同的口输出一个分频的简单程序，波形就很好。不知道坛子里的弟兄们有人遇到过这样的情况吗？ |
阿莫论坛20周年了！感谢大家的支持与爱护！！
你熬了10碗粥，别人一桶水倒进去，淘走90碗，剩下10碗给你，你看似没亏，其实你那10碗已经没有之前的裹腹了，人家的一桶水换90碗，继续卖。说白了，通货膨胀就是，你的钱是挣来的，他的钱是印来的，掺和在一起，你的钱就贬值了。
|
发表于 2011-5-5 19:13:46
楼主
