关于随机数产生，用verilog代码写出来？

yzt517 · 发表于 2011-3-17 13:40:24

各位大侠们，老师让做课程设计，是关于随机数产生的，其核心是线性反馈移位寄存器，LFSR，做一个16位~~~~用verilog实现，，救救我吧，很是感激！！

zhangxin0804 · 发表于 2011-3-17 15:14:19

伪随机序列产生器是吗？就是m序列吧。。。你可以找本通信原理的书，书上会有这种随机序列
的框图模型，然后根据框图来自己写一般还要配合一个本原多项式来写也可以的。。楼主可以试下

yzt517 · 发表于 2011-3-18 10:07:16

回复【1楼】zhangxin0804
-----------------------------------------------------------------------

嗯。老师跟你说的差不多，主要是找到本原多项式，，哥们你会写吗？我不会啊~~~

ngzhang · 发表于 2011-3-18 10:49:18

ISE里面直接有LFSR的IP Core可用。

yzt517 · 发表于 2011-3-18 11:00:33

回复【3楼】ngzhang 兽哥
--------------------------------------------------------------------
有verilog代码吗？还有测试文件~~

ngzhang · 发表于 2011-3-18 22:01:16

回复【4楼】yzt517
回复【3楼】ngzhang 兽哥
--------------------------------------------------------------------
有verilog代码吗？还有测试文件~~
-----------------------------------------------------------------------

IPcore的意思就是没有这些。

yiwei0397 · 发表于 2011-3-18 23:15:11

有啥不会的嘛，学了自然就会了

stdio · 发表于 2011-3-19 00:13:49

好象比较简单～

weifengli · 发表于 2011-4-7 10:50:00

请问楼主你现在弄出来了没我也急需这个代码请大家帮帮忙谢谢

关于随机数产生，用verilog代码写出来？

阿莫论坛20周年了！感谢大家的支持与爱护！！