|
发表于 2009-12-22 18:05:05
|
显示全部楼层
DDR266
DDR400
不同速度等级FPGA支持DDR部一样;
DDR 还有TSOP,
DDR2 就BGA了;
板层要4/6 层了
DDR 终端电阻很多,别人说要阻抗控制,蛋还有人居然还说没有用VTT也在跑,奇怪了;
DDR2 的好像还什么片内ODT ,比DDR倒少了很多电阻;
我也在做一个DDR的板子,查资料就查到了什么这点,
用的是altera的 FPGA
SOPC BUILDER 里面 的DDR 控制器,cycloneII 不支持,但是在mega***** 那里 可以生成DDR的控制器,有一大堆的接口,怎么接我就不知道了,可能要自己接NIOS 的什么总线什么什么其他的,所以我放弃了。在QUARTUS 9.1里 sopcbulider 可以clcloneII生成DDR控制器。
所以我在选型,选cycloneIII的片子,还有一大堆的资料要看。
DDR的就直接上了,不管他阻抗控制,仿真其他什么了,死了也算了。DDR LAYOUT DESIGN GUIDE 和相关的资料还是要看的;
还有就是选几层板子和元件封装了和外围确定
现在主板多没有了PCI ,多是PCI E的。还有个很短的,
PCI 什么区别我也不知道,网上一些有3个出来的主板插不上,要转2个出来的PCI主板上可以上,有个大点的,有个小点的,有个短点的,哈哈,我也不知道该怎么叫 |
|