搜索
bottom↓
回复: 24

cpld和fpga区别【恢复】

[复制链接]

出0入0汤圆

发表于 2008-9-29 18:36:23 | 显示全部楼层 |阅读模式
小弟想问一下,在开发cpld和fpga时有什么区别,fpga会复杂一些吗,或者只是fpga空间大一些

阿莫论坛20周年了!感谢大家的支持与爱护!!

知道什么是神吗?其实神本来也是人,只不过神做了人做不到的事情 所以才成了神。 (头文字D, 杜汶泽)

出0入0汤圆

发表于 2009-1-14 19:04:06 | 显示全部楼层
不过这里交流还是蛮好的,那里高手多。什么资料也要钱。

出0入0汤圆

发表于 2009-1-14 19:02:41 | 显示全部楼层
学CPLD/FPGA还是去www.edacn.net哈哈

出0入0汤圆

发表于 2008-12-19 10:20:46 | 显示全部楼层
14楼是新人啊...鉴定完闭...

出0入0汤圆

发表于 2008-12-19 09:49:22 | 显示全部楼层
8楼的那个论坛 超级恶心,全是自己人在那里回帖,什么内容都没有。看得我想吐

出330入0汤圆

发表于 2008-12-17 16:22:45 | 显示全部楼层
芯片集成度越来越高,设计越来越傻瓜化,应用工程师的薪水越来越低。。。

出0入0汤圆

发表于 2008-12-17 16:05:35 | 显示全部楼层
cpld 掉电后不用重新烧写程序,而 fpga就要了

出0入0汤圆

发表于 2008-12-11 16:36:42 | 显示全部楼层
顶下,莫戴的是头盔还是头饰?^_^

出0入0汤圆

发表于 2008-10-11 10:39:18 | 显示全部楼层
感觉都差不多吧

出0入0汤圆

发表于 2008-10-10 23:28:19 | 显示全部楼层
这个与组合逻辑和时序逻辑电路有没有关系,感觉CPLD在工业控制上用的比较多,不知道正确与否。

出0入0汤圆

发表于 2008-10-10 21:59:15 | 显示全部楼层
学习下

出0入0汤圆

发表于 2008-10-10 19:49:09 | 显示全部楼层
小俊是老师
头像被屏蔽

出0入0汤圆

发表于 2008-10-8 00:25:02 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽

出0入0汤圆

发表于 2008-10-7 22:37:12 | 显示全部楼层
谢谢分享!

推荐一个资料很多的网站:

http://elecm.com/bbs/register.php?invitecode=e24398d87dYUHqN9

出0入0汤圆

发表于 2008-9-30 17:32:36 | 显示全部楼层
还有一些比较模糊的CPLD/FPGA。



例如Altera的MAX II CPLD,里面的逻辑块用的是查找表,上电需要通过内置的配置芯片初始化,本质上它就是一种在内部集成了配置芯片的FPGA。不过从外观上看,它像传统的CPLD,上电就可以使用,看不出配置过程,Altera把它归类为CPLD。



同样,Lattice的XP系列FPGA,外部配置芯片集成到内部,因此也是上电就可工作,不需要额外配置芯片,用起来像CPLD,不过其容量较大,Lattice把它归类为FPGA。

出0入0汤圆

发表于 2008-9-30 17:25:21 | 显示全部楼层
CPLD常见的单元结构:





 (原文件名:1.gif) 



CPLD基于乘积项结构,乘积项选择阵列中每一个交叉点都是一个可编程熔丝。熔丝基于EEPROM或Flash工艺制造,编程时写入,一上电就可以工作,不需要配置芯片。



FPGA常见的单元结构:



Altera的:



 (原文件名:2.gif) 



Xilinx的:



 (原文件名:3.gif) 



FPGA基于查找表结构。查找表本质上是SRAM,与CPLD的Flash工艺不同,FPGA上电需要载入查找表的内容。

出0入0汤圆

发表于 2008-9-30 16:03:27 | 显示全部楼层
俺搅得,两者是一样的东东,不必分得那么细,只是容量不同21,人们楞把它们分开。

其实最大的区别是,CPLD芯片内置了程序的记忆媒体(EEPROM 或 flash ROM)和组态机构,FPFA则把这部分甩到了片外,省出空间来装更多的逻辑。

至于那些只在FPFA里有,挺方便的搭配的东东,如PLL、BRAM等等,要是CPLD也有足够的空间装的话谁不想装?没辙才割爱的。

话说天下大势,分久必合,合久必分。随着半导体工艺水平的提高,芯片密度越做越大,CPLD和FPGA两者势必合一,由此将省去片外组态电路,也可实现逻辑防拷贝。

出0入0汤圆

发表于 2008-9-30 13:59:41 | 显示全部楼层
看内部结构图就一目了然了。



CPLD里面是很多门的交错组合,哪个门接哪个门可以编程决定。而FPGA里组合逻辑一般不直接用门,而是用LUT(查找表),例如Cyclone里每个LE都有一个4输入LUT。另外FPGA的每个LE里还有专门的寄存器做时序逻辑。

出0入0汤圆

发表于 2008-9-29 23:37:38 | 显示全部楼层
CPLD适用于组合逻辑,FPGA适合于时序状态机

出0入0汤圆

发表于 2008-9-29 23:23:28 | 显示全部楼层
CPLD的延时可预测,FPGA不行。但CPLD容量小。一般对时序要求高,控制简单的地方用CPLD

出0入0汤圆

发表于 2008-9-29 21:12:52 | 显示全部楼层
cpld 是复杂可编程逻辑器件,fpga是现场可编程逻辑门阵列!

出0入0汤圆

发表于 2009-7-31 16:07:35 | 显示全部楼层
小俊讲的确实好,一下都懂了

出0入0汤圆

发表于 2009-7-31 16:12:11 | 显示全部楼层
顶呀

出0入0汤圆

发表于 2009-8-29 02:34:08 | 显示全部楼层
16楼的话比较赞同哈

出0入0汤圆

发表于 2009-9-14 22:54:41 | 显示全部楼层
想问以下ACTEL用的是FLASH 为什么也叫FPGA
回帖提示: 反政府言论将被立即封锁ID 在按“提交”前,请自问一下:我这样表达会给举报吗,会给自己惹麻烦吗? 另外:尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。【本论坛不允许直接上传手机拍摄图片,浪费大家下载带宽和论坛服务器空间,请压缩后(图片小于1兆)才上传。压缩方法可以在微信里面发给自己(不要勾选“原图),然后下载,就能得到压缩后的图片。注意:要连续压缩2次才能满足要求!!】。另外,手机版只能上传图片,要上传附件需要切换到电脑版(不需要使用电脑,手机上切换到电脑版就行,页面底部)。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子技术论坛 ( 粤ICP备2022115958号, 版权所有:东莞阿莫电子贸易商行 创办于2004年 (公安交互式论坛备案:44190002001997 ) )

GMT+8, 2024-7-24 19:30

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表