vivado有办法把功能模块编译成网表以IP形式给其他人用吗？

xxdd2014

这种以网表加密源码设计的方式在fpga领域应该是很常规的，但我还没用过，有什么简单可靠的实现方法吗？请坛友分享一下经验

wye11083

RTL那个不叫加密，因为RTL就是编译后的代码，就跟cpp和编译后的.o一样。然后vivado选中顶层，勾掉"Add IO Buffer"，然后直接综合，完事找找dcp或者ngc什么的文件，这个就是rtl，配合blackbox可以直接用。

xxdd2014

wye11083 发表于 2024-9-20 10:01
RTL那个不叫加密，因为RTL就是编译后的代码，就跟cpp和编译后的.o一样。然后vivado选中顶层，勾掉"Add IO B ...
(引用自2楼)

RTL级，应该是无法手工修改的吧？
我的想法是外接一个加密芯片，与RTL做认证，这样在加密芯片和认证算法未被破解的前提下，应该就无法复制，无法破解了吧？

wye11083

xxdd2014 发表于 2024-9-20 10:18
RTL级，应该是无法手工修改的吧？
我的想法是外接一个加密芯片，与RTL做认证，这样在加密芯片和认证算法 ...
(引用自3楼)

理论上可以做到，但是rtl也是可以仿真的。想要完全看不出来东西，就得用到一些技巧，开启flatten，打开重命名，最后生成netlist之后再用yosys什么的处理一遍，名字全部混淆一遍，再重新编译成dcp/ngc/edif等文件，安全性大增。

需要注意一点，原生yosys编译generic会把乘法编译成netlist，面积大几十倍。需要改一下template。这个可以自己研究研究，很好找   对付vavido编译的netlist就没这些问题了。

xxdd2014

wye11083 发表于 2024-9-20 13:18
理论上可以做到，但是rtl也是可以仿真的。想要完全看不出来东西，就得用到一些技巧，开启flatten，打开重 ...
(引用自4楼)

谢谢指教，我试试看，大神真渊博，学习了

xxdd2014

wye11083 发表于 2024-9-20 13:18
理论上可以做到，但是rtl也是可以仿真的。想要完全看不出来东西，就得用到一些技巧，开启flatten，打开重 ...
(引用自4楼)

大神，再请教个问题，有个项目想用risc-v软核，如果软核本身没有乘法指令，有办法让编译器用软件实现乘法功能吗？
我用--with-arch=rv32i --with-abi=ilp32编译出来的toolchain进行应用程序编译，有乘法运算时会报错：undefined reference to `__mulsi3'
有办法让riscv toolchain 自动把乘法用软件实现吗？

wye11083

编译时指定march

xxdd2014

wye11083 发表于 2024-9-23 16:19
编译时指定march
(引用自7楼)

这样不行吧？
cpu只实现了rv32i指令集，所以编译时只能-march=rv32i
我仿真测试了，如果-march=rv32im，编译确实能过去，但运行结果是不正常的，因为rv32im会编译出乘法指令，但cpu里没有乘法指令，所以会出错
我是想让编译器编译出软件乘法器，大神知道怎么设置吗，能否再指点一下

wye11083

xxdd2014 发表于 2024-9-23 19:58
这样不行吧？
cpu只实现了rv32i指令集，所以编译时只能-march=rv32i
我仿真测试了，如果-march=rv32im， ...
(引用自8楼)

为啥一个个都那么喜欢抬扛。。。。是rv32i啊。