amobbs.com 阿莫电子技术论坛

标题: 请教这段verilog移位异或程序有没问题？ [打印本页]

作者: rzsab 时间: 2023-7-11 17:13
标题: 请教这段verilog移位异或程序有没问题？
本帖最后由 rzsab 于 2023-7-11 17:16 编辑

reg z1,z2,z3,z4;
wire zzl,zzh;
always @(posedge ab)
begin
   z2<=z1;
               z1<=al; //|al
   z4<=z3;
   z3<=ah;
end
assign zzl=(z1^z2);
assign zzh=(z3^z4);
想做的事是将将al,ah移位两次，如果al、ah电平变化了，异或输出，对verilog不太懂，觉得程序对，但是运行不稳定，请教这段程序有问题吗？

ab，时钟，al、ah输入没问题

作者: ackyee 时间: 2023-7-11 17:25
本帖最后由 ackyee 于 2023-7-11 17:27 编辑

你时钟多高，如果时钟高的话
assign zzl=(z1^z2);
assign zzh=(z3^z4); 也丢always里

作者: zxq6 时间: 2023-7-11 18:09
条件不够啊，变化了，异或输出，那没有变化呢？

欢迎光临 amobbs.com 阿莫电子技术论坛 (https://www.amobbs.com/)