amobbs.com 阿莫电子技术论坛

标题: 关于verilog中的generate语句,帮忙看下这样写能综合吗？ [打印本页]

作者: xxdd 时间: 2022-2-25 11:30
标题: 关于verilog中的generate语句,帮忙看下这样写能综合吗？
测试程序，如下图所示。
就是generate中的输出信号同时受输入信号和循环变量的影响，麻烦大家帮忙看看，这样写可以综合吗？

[attach]578959[/attach]

作者: wye11083 时间: 2022-2-25 12:03
没问题，一直这样写。generate就是简单的逻辑倍增。

作者: laciel666 时间: 2023-10-19 13:01
没问题，

欢迎光临 amobbs.com 阿莫电子技术论坛 (https://www.amobbs.com/)