sciencehero 发表于 2008-4-29 14:11:54

上传<<System Verilog 语言简介>>

最近准备学习System Verilog,好像这方面的资料很少,找了好久才找到一点点.现在整理一下,上传上来,希望有用.如果涉及到版权问题,请联系部长阿莫(让他删了).

点击此处下载 ourdev_262166.pdf(文件大小:128K) (原文件名:system verilog语言简介.pdf)

sciencehero 发表于 2008-4-29 14:25:14

另外再上传一个SystemVerilog 3.1a语言参考手册,中文的.


点击此处下载 ourdev_262182.rar(文件大小:1.53M) (原文件名:SystemVerilog 3.1a语言参考手册.rar)

shait 发表于 2008-5-17 16:46:42

谢谢。

cndongj 发表于 2008-10-22 20:28:35

谢谢

huayan 发表于 2008-10-22 19:48:28

用什么软件编译的呢?

youlingfeng11 发表于 2008-10-22 18:14:13

不错好东西

sysgen 发表于 2013-5-27 14:46:44

sv的开发环境是什么呢？用ISE是否可以编译呢，我查了查用vcs是可以的但是vcs新版本的都是linux环境的，请高手赐教！
页: [1]
查看完整版本: 上传<<System Verilog 语言简介>>