amd的ultrascale+系列,可以用两个BANK挂48bit ddr4吗?
32bit带宽不哆,器件引脚也比较紧张,所想用两个bank挂48bit ddr常规做法是一个bank挂一粒16bit的ddr4,如果把ddr的所有地址和控制信号并联共用,挂三颗ddr数据并联成48bit,引脚也是够的
速率想跑到器件极限1600Mb/S
这样设计可行吗,请坛友帮忙一起评估一下
没有限制。2个相邻的hp bank就行。你先用最新版本vivado跑一下io,手动选一下io组验证一下。因为acmd,data对dqs组有一定要求。 为什么会有48bit这种需求,纯属好奇 zkf0100007 发表于 2024-7-27 14:09
为什么会有48bit这种需求,纯属好奇
(引用自3楼)
存储24bit的RGB视频数据,48bit刚好的呀,不用做位宽转换
页:
[1]