771749862 发表于 2020-10-26 16:28:15

立创EDA铺铜bug

同样的板子，同样的元件，不同间距的铺铜效果不一样，间距小的反而连不上网络，而且铺之前不能改铺铜间距，只能铺完改，改了就出问题

0.254间距的

0.152间距的

Summving 发表于 2020-10-26 18:16:16

目前的热焊生成逻辑+制造优化（去尖角细线）共同影响的。我们专业版会优化这个。

dreampet 发表于 2020-10-26 19:05:33

Summving 发表于 2020-10-26 18:16
目前的热焊生成逻辑+制造优化（去尖角细线）共同影响的。我们专业版会优化这个。 ...

专业版优化？ 言外之意是覆铜连不上也不算是BUG？

diyjack 发表于 2020-10-26 19:20:29

dreampet 发表于 2020-10-26 19:05
专业版优化？ 言外之意是覆铜连不上也不算是BUG？

你把他看成是一个已经知道，而没有解决的问题。
这个我认为是BUG，开发人员认为这个是优化问题。

dukelec 发表于 2020-10-26 19:25:37

本帖最后由 dukelec 于 2020-10-27 10:54 编辑

dreampet 发表于 2020-10-26 19:05
专业版优化？ 言外之意是覆铜连不上也不算是BUG？

刁鑽的角落敷銅連不上不算 bug，DRC 能檢查出來就可以。問題是樓主所說的，同樣的器件，覆銅間距改小，反而出現問題，這點不太正常，至少 kicad 肯定不會有這種狀況出現。

18161319737 发表于 2020-10-26 21:55:08

从来不信任依靠敷铜的连接。

自己按照最大加工能力的1.5倍走一根线

wangbin526 发表于 2020-10-27 07:54:09

DRC能查出来就行，表示确实算bug但不影响使用
GND铺铜前每个引脚都会扇孔的，本来就不靠铺铜链接

cheng-8yang 发表于 2020-10-27 10:46:58

简单的电路，这些能忍，免费不用做封装，板子复杂点的可能还是要用其他软件。
页: [1]
查看完整版本: 立创EDA铺铜bug