SAILOR_HB 发表于 2020-10-6 23:00:47

请教线宽和引脚间距，打算用NRF52840

NRF52840的封装是AQFN，虽然名字中有QFN，其实相当于是BGA封装一样。而且非常讨厌的是底部中央一个巨大的接地脚。


嘉立创的工艺说明上写的，焊盘到线最小间距5mil；双层板最小线宽5mil，最小间距5mil；四层板最小线宽3.5mil，最小间距3.5mil。
我用的是KiCAD，无法设置焊盘到线最小间距；在KiCAD中按3.5mil设置了线宽和线隙之后，52840封装中的内圈引脚仍然无法引出，提示间距太小。


这样的话，我要想使用52840，嘉立创做不了吗？是不是其实能做到更小但是为了降低废品率所以故意标高了？
我查了一下某强的，最小间距是3mil，用KiCAD试了试，3mil可以画出来。一直用嘉立创，不想换啊，该怎么办？

imliyucai 发表于 2021-1-24 12:05:40

现在我也在画这个 PCB ，内圈引脚没法出线。
从外圈引脚之间出线的话，只能用 3mil 宽的线，而且与引脚的间距只有 3.5mil。
如果打过孔换层出线，那么过孔外径最多只能 12mil，没法加工。
有没大佬做过，应该怎么样好？

yplin27 发表于 2021-1-24 20:48:40

imliyucai 发表于 2021-1-24 12:05
现在我也在画这个 PCB ，内圈引脚没法出线。
从外圈引脚之间出线的话，只能用 3mil 宽的线，而且与引脚的间 ...

如果想全部引脚都用的话貌似要盘中孔工艺，只要外圈脚就简单

graycker 发表于 2021-1-25 10:14:55

有个产品也想用这个芯片，搞不懂为什么不出个QFN封装的

jimmy_xt 发表于 2021-1-25 14:53:37

这个Package挺好的，我们量产2年多了(18年10月份量产的)，极少焊接问题。
当然内侧的io JLC的工艺是没法搞的。

不过上HDI的话，其实更推荐CKAA封装，反正都HDI了，更小体积，更多IO，更低价格，何乐而不为呢。

pulan 发表于 2021-1-25 14:56:25

把不用的焊盘删掉，这样能不能扇出？

qq215379484 发表于 2021-1-25 16:58:19

参考设计是内圈的焊盘直接打上0.2直径的过孔。然后6mil走线出来

atommann 发表于 2021-3-13 15:12:33

楼主后来在嘉立创下单成功了吗？

SAILOR_HB 发表于 2021-4-5 03:06:06

本帖最后由 SAILOR_HB 于 2021-4-5 03:23 编辑

atommann 发表于 2021-3-13 15:12
楼主后来在嘉立创下单成功了吗？

下单了，最终用的4层板。

atommann 发表于 2021-4-5 09:59:58

SAILOR_HB 发表于 2021-4-5 03:06
下单了，最终用的4层板。

谢谢。问题是：即使是用 4 层板，因为 JLC 的过孔尺寸限制，也会有很多线是引不出来的。

SAILOR_HB 发表于 2021-4-21 12:32:28

atommann 发表于 2021-4-5 09:59
谢谢。问题是：即使是用 4 层板，因为 JLC 的过孔尺寸限制，也会有很多线是引不出来的。 ...

中央的散热焊盘缩小一圈就可以了，注意保护阻焊层，免得短路
页: [1]
查看完整版本: 请教线宽和引脚间距，打算用NRF52840