amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› SPARTAN_XC3S500E关于LVDS管脚约束的问题?
super0peng
发表于 2018-4-11 18:31:04
SPARTAN_XC3S500E关于LVDS管脚约束的问题?
想了解下,如果SPARTAN_XC3S500E的BANK3约束了两个LVDS管脚,那么该BANK的其他剩余IO口还可以约束为普通IO口吗?
应该怎么查数据手册呢?
wye11083
发表于 2018-4-11 21:13:59
lvds输出电平要兼容,注意只有部分bank可以lvds输出。lvds输入不受任何限制。
页:
[1]
查看完整版本:
SPARTAN_XC3S500E关于LVDS管脚约束的问题?