请教VIVADO 如何将32位数据拆分送两个16位乘法器
那个.v 文件是只读，没法改。别的地方又找不到修改的地方手动分配呗，连线肯定可以自己改吧 总线分支符号，我没那个环境。只有他哥哥ISE 找了一个下午都没找到方法
先这样试试看。
懂的师傅教一下啊。ＦＰＧＡ比ＳＴＭ３２好玩多了
module adc_cnt
(
dds_dat,
clk,
sin,
csin,
clk_out
);
input dds_dat;
input clk;
output sin;
output csin;
output clk_out;
wire dds_dat;
wire clk;
wire sin;
wire csin;
wire clk_out;
assign dds_dat = sin ;
assign dds_dat=csin ;
assign clk = clk_out;
endmodule
这个生成的是不是直接连线吗，怎么仿真的时候这个模块没有数据输出啊。？？？
可以了。
页:
[1]