Lucifer丶HH 发表于 2017-3-6 20:56:27

FPGA 4LED流水灯程序解惑

`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company:
// Engineer:
//
// Create Date: 2017/01/07 16:20:39
// Design Name:
// Module Name: led
// Project Name:
// Target Devices:
// Tool Versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//////////////////////////////////////////////////////////////////////////////////
module led(
input sys_clk,
input rst,
output reg led

);
reg timer_cnt;
always@(posedge sys_clk)
if(rst)
led<=4'b1000;//初始化定义一个亮着的LED灯
always@(posedge sys_clk)
begin
if (timer_cnt >= 32'd49_999_999)//开収板使用的晶振为 50MHz,1 秒计数
begin
if(led==4'b0001)//当滚到尽头,回到左侧起始端
led<=4'b1000;
else
led<={led,led};//右移,用并置符实现
timer_cnt <= timer_cnt + 32'd1;//计数器加 1
end
end
endmodule

编译成功,但是我的4LED一直亮着,准确的说是前三个灯一直亮着,没有产生流水效果。刚学FPGA,希望有老哥可以解惑

hj312192758 发表于 2017-3-6 21:35:03

你开发板是高电平复位?

jm2011 发表于 2017-3-6 21:36:02

时钟分下频

xlwxdl1 发表于 2017-3-6 21:44:39

你这,,按理说应该编译不过呀,,,,在两个时钟敏感的always里给led赋值,,好吧,姑且算是综合器智能了。。认识他是同步复位。
但是timer_cnt没有开始计数过。
改成这样试试

nonez 发表于 2017-3-6 22:58:53

xlwxdl1 发表于 2017-3-6 21:44
你这,,按理说应该编译不过呀,,,,在两个时钟敏感的always里给led赋值,,好吧,姑且算是综合器智能了 ...

什么编辑器?配色挺舒服的

jarodzz 发表于 2017-3-6 23:02:25

請確認你的rst訊號的準位

xlwxdl1 发表于 2017-3-7 10:34:08

nonez 发表于 2017-3-6 22:58
什么编辑器?配色挺舒服的

vim   
字数补丁。。

GunGun 发表于 2017-3-7 17:17:50

xlwxdl1 发表于 2017-3-6 21:44
你这,,按理说应该编译不过呀,,,,在两个时钟敏感的always里给led赋值,,好吧,姑且算是综合器智能了 ...

这个应该是正确的。

Lucifer丶HH 发表于 2017-3-7 21:12:07

xlwxdl1 发表于 2017-3-6 21:44
你这,,按理说应该编译不过呀,,,,在两个时钟敏感的always里给led赋值,,好吧,姑且算是综合器智能了 ...

十分感谢!

guzhen24 发表于 2017-3-8 09:37:13

timer_cnt是33位的,而且没有初始化数值

csq463276932 发表于 2017-3-8 22:34:21

楼主没有把计时器大于1秒时清零。

csq463276932 发表于 2017-3-8 22:34:48

module Top_module(Led_out,Rst,Clk);

output Led_out = 4'b1000;
input Rst;
input Clk;
reg Led_out;
reg timer;

always@(posedge Clk)

        begin
       
                if(!Rst)
       
                        Led_out <= 4'b1000;
                       
                if(timer == 32'd50_000_000)
               
                        begin
                       
                                timer <= 32'd0;
                               
                                if(Led_out == 4'b0001)
                               
                                        Led_out<=4'b1000;
                                       
                                else
                               
                                        Led_out<={Led_out,Led_out};
                        end
                       
                else
               
                        timer <= timer+1'b1;

        end
               
endmodule


这样楼主可以测试下。

zzj0329 发表于 2017-3-9 18:15:09

应该是timer_cnt没有初值导致,楼主写个testbench做下仿真就知道了。没赋初值的话timer_cnt应该是32‘hxxxxxxxx, timer_cnt++后的值还是32’hxxxxxxxx,
不过实际运行中不给初值那这个x应该有个确定的电平的吧

flyfox8 发表于 2017-3-10 11:41:06

LZ的代码有问题,而且不只一处。最大的问题是timer_cnt没有工作:按LZ的代码,计数器的执行++的条件是timer_cnt >= 32'd49_999_999,但由于没有初值,这个条件永远不能满足,所以计数器不会++的。哈哈。
另外计算器的位宽也有问题,还有LED这个寄存器在两个always里赋值,居然没有报错,莫非现在的综合器这么智能了?
还有其它问题,LZ慢慢体会,不一一说了。

flyfox8 发表于 2017-3-10 11:43:47

图中把LZ的代码规整了一下,可以看到timer_cnt执行++的条件是:timer_cnt >= 32'd49_999_999。

raymon 发表于 2017-4-13 10:35:47

可以把计数器和控制LED亮灭的程序弄到两个always块,这样更加清晰,调试更加方便
页: [1]
查看完整版本: FPGA 4LED流水灯程序解惑