amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› 时序约束中的虚拟时钟的使用问题 ?
atom100
发表于 2016-9-4 21:07:02
时序约束中的虚拟时钟的使用问题 ?
输入输出约束会用到虚拟时钟,问题是定义了 虚拟时钟的周期,可以用这个周期去约束数据的发生间隔时间,但是如何与输入端口的随路时钟建立起联系,来保证输入数据和随路时钟之间的对应关系你 ?
页:
[1]
查看完整版本:
时序约束中的虚拟时钟的使用问题 ?