请教关于Altium线间距规则问题
在画LQFP封装时候,引脚间距是小于10mil的,此时修改规则如下图:此时画线的时候,线间距也是小于10mil的,违反了线间距10mil规则,如下图:
如何设置规则,与pad相连的走线间距为8mil,普通走线间距为10mil? 等高手解答 搬梯子出去找到了答案,亲测可行,我也学到了,这个问题我以前也研究过,未果
他这里提到两种方案
一种是通过坐标定义一块区域,相对的或者绝对的都行
但是我试过了,不行,还得再研究研究
另一种是用room
自定义一个room,针对这个Room包含的区域单独设置一个规则
用WithinRoom 或者TouchRoom,二者的区别是,WithinRoom必须是所有的部分都要在Room之内,规则才起效; Touch就不必,导线的一部分在room里面,规则也起效
LZ的情况,用Touch就行,定义一个跟芯片一样大的Room
这是我测试的,全局的间距是0.3mm,room里面的间距是0.2mm,绿色报错是因为我之前全局的规格就是0.2,调大是为了演示方便
20061002838 发表于 2016-8-3 14:27
搬梯子出去找到了答案,亲测可行,我也学到了,这个问题我以前也研究过,未果
他这里提到两种方案
感谢分享 学习了 感谢3L,又学会了一招,以前都是直接把安全间距设最小,画完后,再改回来.... 感谢三楼分享,五楼方法虽然笨点,但是很实用! 感谢3楼,学习了 这个难道不是直接给芯片封装单独设一个8mil的规则么? 顶楼上,感觉这样才是最简单的。优先级设的高一点 区域规则设置,AD中有的,特别是BGA布线时,BGA部分间距线宽肯定和扇出后的不一样,常规做法。 也可以定义一个类,将芯片定义一个类与其他地方设置规则。 ningsnail 发表于 2016-8-4 08:35
也可以定义一个类,将芯片定义一个类与其他地方设置规则。
这样也行 ,厉害 lingdianhao 发表于 2016-8-4 00:39
这个难道不是直接给芯片封装单独设一个8mil的规则么?
+1,直接给芯片单独设置一个规则 论坛的大神还是比较多的··五六个人之后就有人指出是room区域规则设置··来晚了,帮顶 lingdianhao 发表于 2016-8-4 00:39
这个难道不是直接给芯片封装单独设一个8mil的规则么?
设置成8mil 之后芯片引脚间距是没有警告了 可连接单片机的线还是有的。
20061002838 发表于 2016-8-3 14:27
搬梯子出去找到了答案,亲测可行,我也学到了,这个问题我以前也研究过,未果
他这里提到两种方案
学习了,好的思路。 我是用规则检查先检查错误,然后它会有个HTML格式的报表,根据里面的英文信息来改线与线自己的间距,我记得前不久我画的LQFP100,线与线的间距是设置成4mil的 可以将布的线分类,有很多分法,可按room,元件,网络标号,再给不同的分类定义不同的间距。菜单是在 design---classes(protel dxp 和AD9.4) popo_new 发表于 2016-8-5 20:37
可以将布的线分类,有很多分法,可按room,元件,网络标号,再给不同的分类定义不同的间距。菜单是在 design ...
谢谢了。。。 登云钓月 发表于 2016-8-3 15:14
感谢分享 学习了
不用这么复杂吧
针对u1设置一个优先级最高的规则
where the first object matches
all
where the second object matches
advanced
full query
incomponent('U1')
minimum clearance 8mil
然后再来一个普通的 10mil 的应该就可以 ,你试一下
页:
[1]