atom100 发表于 2016-6-21 11:03:11

一般 做FPGA设计，都不做做时序仿真吧？

一般 做FPGA设计，都不做做时序仿真吧，而是用quartus或ise自带的工具来 调整时序 ？
只有做芯片的 才做时序仿真吧 ？

mydreamhouse 发表于 2016-6-21 11:27:49

一般都做，没看到没做时序分析的

NJ8888 发表于 2016-6-21 11:31:34

不仿真，用外部逻辑分析仪或是chipscope，后者采样少

alcohol 发表于 2016-6-21 11:56:20

我只有 50M 以下有没做过的时候，不做是不正常的

xlwxdl1 发表于 2016-6-21 12:13:12

时序仿真   是指的“后仿”吧。。。不知道别人做不做，我是不做，但是时序约束时序分析一定会做的。做了约束之后，fitter工具会自动调整，尽量满足约束的时序。

yutianyiren 发表于 2016-6-21 12:27:23

不做仿真你怎么调试啊，找个bug不要累死人啊，我一般都是加激励信号看输出波形，带外设的用chipscope，仿真很方便，比逻辑分析仪强大多了，做到ps级都不是问题。

xiangxiadage 发表于 2016-6-21 12:46:48

前方要做
后仿FPGA一般没人做，ASIC前仿后仿都要做

wiser803 发表于 2016-6-21 13:03:05

仿真是必须做的，除非你只做个分频器之类简单的东西。仿真必须做综合前仿真（即数学仿真），综合后仿真和布局布线仿真，各有各的用处缺一不可，要想做出好的fpga程序这三遍仿真是省不了的。

sme 发表于 2016-6-21 17:25:51

不做，有问题用片内逻辑分析仪抓下。

atom100 发表于 2016-6-21 18:39:11

mydreamhouse 发表于 2016-6-21 11:27
一般都做，没看到没做时序分析的

我是说 不通过 时序仿真来 做时序分析
但是会通过时序工具 来做静态时序 验证

易尘 发表于 2016-7-8 10:32:02

不做的只是抓下波形

回眸的兔子 发表于 2016-7-8 13:12:04

低频的时候没必要做，频率上了100M后肯定要做的，不然各种莫名其妙的问题

liuchuanxhu 发表于 2016-7-8 22:59:58

时序是设计出来的，而且约束很重要，约束好了的FPGA代码不会出现莫名其妙的问题，一致性一般比较高
页: [1]
查看完整版本: 一般 做FPGA设计，都不做做时序仿真吧？