APW7080 DC-DC电源效率问题
本帖最后由 1142453851 于 2016-5-28 09:23 编辑各位牛人，大侠们，我设计24V---5V电路使用了APW7080，但实际使用时发现效率太低只有79%而且发热较严重55度左右，环温度26度（负载电流1A时，电容全部是0805贴片瓷片电容X5R材质 电感如下图），而数据手册说最高可以达到91%，是哪里出问题了呢。如下为原理图
电感
老大，你电感感量是自己算的还是猜的，是猜的就好好算一下。是算的就好好检查一下有没有算错。还有D2那个管是不是可以换成SS24这类的肖特基呢 本帖最后由 kinghai 于 2016-5-28 10:06 编辑
输入电容换成22uF35V，肖特基再并一个1N5822，或者换SS34，SS54，输出电容建议220uF10V以上 army-ning 发表于 2016-5-28 10:04
老大，你电感感量是自己算的还是猜的，是猜的就好好算一下。是算的就好好检查一下有没有算错。还有D2那个管 ...
谢谢，我是按数据手册给的值 D2用的是SS34
kinghai 发表于 2016-5-28 10:04
输入电容换成22uF35V，肖特基再并一个1N5822，或者换SS34，SS54，输出电容建议220uF10V以上 ...
按你说的试了一下输入电容换成22uF35V没效果，
输出电容1000UF/10铝电容电容 没效果
并联两个SS34效率提升了3个点左右 官方的91%是在12V输入下的数据，你的输如到24V了肯定下降不少
C4和D1到GND没有做到低阻抗（要大量过孔到地平面），损耗肯定增加，甚至可能出现了振荡
最好拿示波器看看LX端的波形再说 ccstc 发表于 2016-5-29 22:41
官方的91%是在12V输入下的数据，你的输如到24V了肯定下降不少
C4和D1到GND没有做到低阻抗（要大量过孔到地 ...
谢谢，明天我试试看，会不会跟整流桥也有关系电源进来我接了一个整流桥增大了接地阻抗。 布局不太合理，建议参考官方DEMO来布局，
另外DCDC的输入输出压差越大，效率会越低， 这布局布线也是醉了，这样的板子不但效率低，而且文波大 yuanbo19870216 发表于 2016-6-9 16:31
这布局布线也是醉了，这样的板子不但效率低，而且文波大
谢谢提出批评,要怎么布局呢能不能来个参考 上示波器，看看波形，是不是振荡频率太低。 PCB我看没有太大的问题,不会影响太大的效率，你要按照他的测试要求来测效率，12V输入5V输出。
（5V输出的反馈要接到输出电容端才行，IC底下可以加几个过孔方便散热，输出电容要就近多打几个过孔对地）
页:
[1]