论坛首页 › FPGA › 等精度测频法学习

guo407214944 发表于 2016-5-17 16:42:35

等精度测频法学习

本帖最后由 guo407214944 于 2016-5-17 16:44 编辑

基于FPGA的等精度测频方法
1、多周期等精度测频的时序
      
      预置闸门时间产生电路产生预置闸门时间TP，TP经同步电路产生与被测信号（fx）同步的实际闸门时间T。
   主门Ⅰ与主门Ⅱ在时间T内被同时打开，计数器Ⅰ和Ⅱ分别对 fx和 f0 进行计数。


2、实现
1. 闸门信号与被测信号同步

2. 在闸门信号与被测信号的同步下降沿锁存计数值

3、Verilog硬件描述语言


复制代码
/*
*Copyright (C) 2009, Electric & Electronic Innovation Center of Sci. & Tech. HUST
*All Rights Reserved.
*
*File name:            mesureFreq.v
*File description:       Measure the frequency
*Operating environment:QUARTUS II 8.1,cyclone II EP2C8Q208C8N
*         
*This version:         1.0
*Author:               lwpo2008(lwpo2008@yahoo.com.cn)
*Previous Author:      none
*Complete date:          2009-08-20
*
*/
module mesureFreq (
input       fx,
input       fbase,
input       fgate,
output regfxCnt,
output regfbaseCnt
);

reg   startCnt;
reg fxCntTemp,fbaseCntTemp;

always @ (posedge fbase)begin
if(startCnt)
    fbaseCntTemp <= fbaseCntTemp + 1;
else
    fbaseCntTemp <= 32'h00000000;
end

always @ (posedge fx)   begin
if(startCnt)
    fxCntTemp <= fxCntTemp + 1;
else
    fxCntTemp <= 32'h00000000;
end

//synchronous fgate
always @ (posedge fx) begin
if(fgate)
    startCnt <= 1'b1;
else
    startCnt <= 1'b0;
end

//output
always @ (negedge startCnt) begin
fxCnt    <= fxCntTemp;
fbaseCnt <= fbaseCntTemp;
end

endmodule

h572 发表于 2016-5-17 19:13:08

增加内插，可以提高精度！

klxx68 发表于 2016-5-17 20:15:02

h572 发表于 2016-5-17 19:13
增加内插，可以提高精度！

能具体说下吧，多谢。

h572 发表于 2016-5-17 20:59:18

就是将开门和关门的那点间隙放大。精度就可以提高了。
可以用TDC那类芯片去做。

nfchg 发表于 2016-5-17 21:07:34

我写过类似的，感觉不适合用在宽频域

castiello 发表于 2016-5-17 23:06:20

LZ可以搜搜数字双混频时差法

我们可以做到5E-13

查看完整版本: 等精度测频法学习