amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› simulink生成VHDL
123cff
发表于 2016-4-26 20:54:04
simulink生成VHDL
Simulink模型搭建完 执行modelsim仿真时 会自己添加一些信号到 wave窗口 怎么样添加我们想看的信号到wave窗口呢?
页:
[1]
查看完整版本:
simulink生成VHDL