USACH 发表于 2016-3-3 13:58:06

封装外没有包围，不影响贴片吧？



RT。

wangjiati 发表于 2016-3-3 14:01:57

不影响.只要两个器件不存在物理干涉(两个电阻撞在一起)

USACH 发表于 2016-3-3 14:05:14

wangjiati 发表于 2016-3-3 14:01
不影响.只要两个器件不存在物理干涉(两个电阻撞在一起)

同样，标准库中的封装，实际生产过程中，1脚的标志位在打样的过程中做不出来，可能有点小，是不是也不影响贴片。

wangjiati 发表于 2016-3-3 14:11:08

USACH 发表于 2016-3-3 14:05
同样，标准库中的封装，实际生产过程中，1脚的标志位在打样的过程中做不出来，可能有点小，是不是也不影 ...

这个很重要: 需要明显标识清楚.   一定要明显标识.   但凡事存在反装可能的,一定要标识清楚方向.

USACH 发表于 2016-3-3 14:14:21

wangjiati 发表于 2016-3-3 14:11
这个很重要: 需要明显标识清楚.   一定要明显标识.   但凡事存在反装可能的,一定要标识清楚方向. ...

ad9 标准封装，jlc打样做出来以后没有了1脚那个小圆点，那我还是再画一个小圆弧标出方向吧。

pulan 发表于 2016-3-3 14:24:45

很多板子根本不要丝印层。

xiaobendan 发表于 2016-3-3 16:21:00

改下焊盘，吧1脚改成矩形的

pandong 发表于 2016-3-3 19:46:09

xiaobendan 发表于 2016-3-3 16:21
改下焊盘，吧1脚改成矩形的

确实是好的方法，嘉立创SMT 真的会改变好多画板子的习惯

xiaobendan 发表于 2016-3-4 07:13:17

pandong 发表于 2016-3-3 19:46
确实是好的方法，嘉立创SMT 真的会改变好多画板子的习惯

为定向添加一个标识，是基本的要求 吧，和嘉利创有关系？
页: [1]
查看完整版本: 封装外没有包围，不影响贴片吧？