Xilinx仿真DDR3
modelsim仿真DDR3时，出现下面错误。Instantiation of 'B_MCB' failed. The design unit was not found.
并没有用ISE联合仿真，几次出现the design unit was not found，modelsim已经编译好xilinx的仿真文件了，不知道为什么还出现这样的错误，请大家讨论下。 你的testbench有问题 FPGA_WALKER 发表于 2016-1-21 22:10
你的testbench有问题
就是不知道哪里有问题，ISE的仿真库文件已经在modelsim编译好了，感觉是下面这句有问题。
vsim -novopt -L secureip -L simprims_ver -L unisims_ver -L unimacro_ver -L xilinxcorelib_ver work.ddr_test work.glbl 这个没问题，你可以把testbench和modelsim.ini发来看看 FPGA_WALKER 发表于 2016-1-23 12:38
这个没问题，你可以把testbench和modelsim.ini发来看看
testbench功能语句：
initial begin
sclk = 1'b0;
s_rst_n = 1'b0;
#100000 s_rst_n = 1'b1;
end
always #10000 sclk = ~sclk;
modelsim.ini库文件如下所示：
std = $MODEL_TECH/../std
ieee = $MODEL_TECH/../ieee
vital2000 = $MODEL_TECH/../vital2000
secureip = F:\ModelSim\anzhuang\xlib/secureip
unisims_ver = F:\ModelSim\anzhuang\xlib/unisims_ver
unimacro_ver = F:\ModelSim\anzhuang\xlib/unimacro_ver
unisim = F:\ModelSim\anzhuang\xlib/unisim
unimacro = F:\ModelSim\anzhuang\xlib/unimacro
simprims_ver = F:\ModelSim\anzhuang\xlib/simprims_ver
simprim = F:\ModelSim\anzhuang\xlib/simprim
xilinxcorelib_ver = F:\ModelSim\anzhuang\xlib/xilinxcorelib_ver
xilinxcorelib = F:\ModelSim\anzhuang\xlib/xilinxcorelib
edk = F:\ModelSim\anzhuang\xlib/edk
页:
[1]