请教：多个AD共用一个有源晶振，不稳定
大家好，目前有一个产品，12个24位AD共用一个有源晶振，感觉AD之间有干扰，是不是由于时钟信号不稳定，互相干扰造成的，下图这种接线方式是否可行？22R电阻如果直接焊0欧姆电阻，干扰十分严重，焊22R欧姆电阻干扰没有，但是噪声大
目前有两个解决方案：
1.22欧姆电阻换245驱动
2.22欧姆处换个非门，在网上搜来的解决方法是这个，不知道用非门的原因是什么。 这样接一个是晶振本身驱动能力的问题；另一个是一拖N的拓扑有明显的阻抗反射问题。
驱动能力有限的话加转换芯片驱动；然后拓扑进行匹配，可以参考DDR。 估计没有这么大的驱动能力吧 肯定是驱动能力不足，容性负载过重 gsnDragon 发表于 2016-1-9 10:58
这样接一个是晶振本身驱动能力的问题；另一个是一拖N的拓扑有明显的阻抗反射问题。
驱动能力有限的话加转换 ...
现在加NC7SZ125P5X驱动，没解决问题，DDR是什么？请指教。 xuxms 发表于 2016-1-9 11:03
肯定是驱动能力不足，容性负载过重
嗯，应该是这个问题，木已成舟的情况下如何飞线解决呢？ 换有源晶振 radar_12345 发表于 2016-1-9 11:11
换有源晶振
就是有源晶振呀 服了你！你考虑过负载能力吗？ 不仅是驱动电流，还包括阻抗负载！话说，负载电容过大，会影响晶振的稳定性！ jackwang123 发表于 2016-1-9 11:07
现在加NC7SZ125P5X驱动，没解决问题，DDR是什么？请指教。
刚发现，你不是一拖三，是一拖十二啊~……LZ，我觉得你还是重新改一版吧，多用几个有源晶振，or在转换芯片后面再加几个芯片分组驱动。
如果是上10M以上的晶振，就还是尽量不要用飞线了吧？用示波器看看时钟信号波形是不是不太好？ not_at_all 发表于 2016-1-9 11:22
服了你！你考虑过负载能力吗？ 不仅是驱动电流，还包括阻抗负载！话说，负载电容过大，会影响晶振的稳定性 ...
{:lol:} ，用中间245驱动，驱动能力应该够了，就是容性负载这个问题不好解决 gsnDragon 发表于 2016-1-9 11:27
刚发现，你不是一拖三，是一拖十二啊~……LZ，我觉得你还是重新改一版吧，多用几个有源晶振，or在转换芯 ...
4M晶振不是太快，后面改版多用几个有源晶振，不行每个AD预留无源晶振。
现在22R电阻焊上，马马虎虎能满足仪器的性能。 jackwang123 发表于 2016-1-9 11:30
，用中间245驱动，驱动能力应该够了，就是容性负载这个问题不好解决 ...
你设计考虑不太周全，245本身也是负载，而且有可能不加245的效果还好，因为你不知道245的负载大还是时钟电路的负载大。
不过，说实在，加了245是有一定的隔离作用，减少各模块时钟的相互干扰。 LZ,搭车问一下，你24位AD的模拟地是与数字地直接连接的吗？ VA+与VA-是做什么用的？ qqq_147258 发表于 2016-1-9 11:52
LZ,搭车问一下，你24位AD的模拟地是与数字地直接连接的吗？ VA+与VA-是做什么用的？ ...
共地的，参考地和输入负端的地单独布线。
VA+,VA-是模拟信号电源。 not_at_all 发表于 2016-1-9 11:47
你设计考虑不太周全，245本身也是负载，而且有可能不加245的效果还好，因为你不知道245的负载大还是时钟 ...
嗯，最早一版的时候，时钟信号是用245驱动的，同一片245还驱动了spi总线，当时发现有干扰，时钟信号短路掉，不用245驱动的时候反而没干扰，后来的板子就直接用有源晶振驱动AD了。
这次我增加了个22R电阻，实际焊接时，焊的0欧电阻，有干扰，焊22R电阻没干扰了。
0R电阻和直接短路原理上应该一样，为什么0R电阻有干扰呢？ jackwang123 发表于 2016-1-9 12:21
嗯，最早一版的时候，时钟信号是用245驱动的，同一片245还驱动了spi总线，当时发现有干扰，时钟信号短路 ...
22R 改成12个，接在一接再连到晶振。 别用电阻耦合，用电容耦合，每个的输入一个电容。 饭桶 发表于 2016-1-9 12:37
别用电阻耦合，用电容耦合，每个的输入一个电容。
可以，同时串入电阻更好，防止反射。 babysnail 发表于 2016-1-9 12:41
可以，同时串入电阻更好，防止反射。
电阻和电容并联，串在AD时钟的输入端？然后星形接法，最后汇总在有源晶振？
电容取多大合适呢？ 楼主还是每个AD上面都放一个晶振吧，能用的起这么多高级ADC的项目肯定对成本不敏感，何不按照手册来呢 要不用个大电流图腾柱试试 楼主是要保证多路同时采集吧！ 不是干扰，而是信号完整性烂得一踏糊涂。LZ你要用245一转N出来。 本帖最后由 ilikemcu 于 2016-1-9 17:02 编辑
楼主家有钱啊，12片CS5532，就算是AS，也要好几百大洋，这个数字接线盒太舍得花血本了{:titter:}
此为玩笑，请忽略。
这个时钟，可以使用MCU的MCO或者PWM分频获得，MCU的IO推挽的输出能力，带动12个ADC的时钟输入，是绝无问题的，不要说5532的，4.9152MHz，我最高弄过13MHZ多的信号给10个AD同时驱动，MCU的波形幅度仍然很大，衰减很小，只是这么高频率，波形是正弦波了，好在晶振本身就是正弦波。而且这种时钟源的输入最小幅度，可以到1，200个mV。 wye11083 发表于 2016-1-9 16:45
不是干扰，而是信号完整性烂得一踏糊涂。LZ你要用245一转N出来。
嗯嗯，一路245驱动一个ad很有必要，下一版我打算每个AD单独一个无源晶振了。 ilikemcu 发表于 2016-1-9 16:52
楼主家有钱啊，12片CS5532，就算是AS，也要好几百大洋，这个数字接线盒太舍得花血本了
此为玩笑 ...
没错，就是AS，朋友用过呀？
明天我测量对比一下有源晶振输出端和最远ad输入端，晶振波形的衰减。
还有我地平面切割后，有源晶振的地和AD附近的地平面之间有0.4mV之间的差，这也是导致有干扰的直接原因，上一版我全部覆铜，就不存在这个问题。
现在有个问题：0R电阻有干扰，电阻腿短路就没干扰，百思不得其解。 jackwang123 发表于 2016-1-10 18:42
没错，就是AS，朋友用过呀？
明天我测量对比一下有源晶振输出端和最远ad输入端，晶振波形的衰减。
还有我 ...
这个不是干扰，而是远端回波叠加导致的波形失真。端对端还好，总线就必须得用缓冲器了，否则极易不良。我一板子用一片245做缓冲，上下分别等长，在配置好芯片之后工作非常稳定。 以前用过一拖四的的芯片，一个有源晶体，拖动四个单片机 晶振共用都是用电容隔离的 硬扛，有源晶振出来用buf634硬顶，应该可行. 有源晶振？你开膛破肚一个看看吧，很多都是三极管搭的电路，输出带负载能力，或者说是扇出能力很弱的说，比MCU的IO设置在推挽方式，弱多了。
我等穷人，从来不用有源晶振的，实在不行，无源晶振+三极管+RC自己搭{:lol:}
页:
[1]