设计失误、cadence的一个bug、立创自作主张。折磨一周。
最近做一个主板，底板是STM32和驱动电路。核心板是全志A33,跑安卓。然后如题中的三个因素全部命中，差点没折磨死我。
设计失误 ）24V的供电线和I2C的数据线不小心穿过了机械孔,一个在顶层，一个在底层，90°交叉穿过（不知道为什么不能上传图片，稍后我补发一下）。
cadence的一个bug ）cadence的布线工具allegro,如果不小心把走线穿过定位孔（不是通孔，没有镀铜），是不会不会报告DRC错误的。
立创自作主张 ）我给嘉立创的是光绘文件，嘉立创居然在没有得到我同意的情况下给我改成了通孔，钻孔表中明明写的是 NON-PLATED。当时客服确实给我打电话了，但是没说这个问题，说的是另一个问题，而且我查了反馈记录，也没找到说把这个机械孔改成通孔的相关记录。
还有一个问题，我是手工焊接的，因为好几个排座比较细，总认为是焊接问题，来回焊，换板子。
惨不忍睹啊，IO和24V短接啊，A33芯片烧了10多个。有的芯片上电后马上蹦一声，看到上面起个小坑。有的芯片巨烫，但居然还能正常开机！！！！！全志的工艺不错啊。但是所有的I2C接口不能用，包括触摸屏。
和大家分享一下，以免下次中招。
其实主要因素是我设计不认真，但我还是要找袁总投诉一下。订单内部编号：187302H2，ART文件：ART_*****_V2d1（ 2015-12-23 15:34:23 ） 客户编号：55834A。
补上图片。
JLC最早是不做无铜孔的，就算单面板做出来孔里都是有铜的。
后来可以做了，但有时候收到的板还是会有铜，估计是不同厂区的工艺流程不一样。 烧了10多个{:sweat:} 你的这个孔不是通孔的话你钻孔文件发了几个？叠层说明在钻带中是否有说明？
NON-PLATED说的不是通孔，是非金属化孔 我有块板子从12年开始在嘉立创打样、批量；总计应该有四五十次了，板子上有四个无铜孔，其中有一个孔跟电源走线靠在一起；做板时就会出现三种情况：有时嘉立创会打电话询问这个孔的处理，有时会直接根据文件做成无铜孔，或者是自由发挥做成有铜孔。 LZ是不是把封装弄错了。好明显生成钻孔表了，只是这个孔孔壁没镀锡而已。 你这机械层在这里代表什么意思呢 国内很多乱糟糟的有用机械层画孔的 有用keepout层画孔的
我上次做板子，直接声明机械层只用于安装定位，和制作无关 目测确实是楼主自己的问题。 机械孔还是孔嘛。再说你发的是gerber，jlc对gerber的检查似乎也不太细致。有的板厂就很细致，各种小问题都帮你查出来，还做个表格让你确认。 还有更离谱的，我们有合作的板厂做免费打样的，我这边文件明确说明GM1铣外形，人家就是按照GKO做，完了你还没脾气，人家又没收你钱。
--- 要便宜，你迁就别人，要省心，多付点钱
feiban001 发表于 2016-1-7 08:51
目测确实是楼主自己的问题。 机械孔还是孔嘛。再说你发的是gerber，jlc对gerber的检查似乎也不太细致。有 ...
楼主表达的意思应该是他的这个孔设计上是非金属化孔，嘉立创给他做成了金属化孔。
非金属化孔不会让24V的VCC和A3的GPIO短路烧坏A3。
金属化孔会让24V的VCC和A3的GPIO短路烧坏A3。 如果是非金属化过孔，铜层需要避开一定间隔 cadence的一个bug ）cadence的布线工具allegro,如果不小心把走线穿过定位孔（不是通孔，没有镀铜），是不会不会报告DRC错误的。
应该没有这个BUG吧，我们做的定位孔，走线穿过会报DRC的呀！{:shocked:} 确实是 存在 BUG这个设计时 不应该 还是得靠自己仔细CHECK吧 哈哈哈，刚这几天，出gerber和钻孔文件.DRL时间不同，改了几个过孔没重新出drl，发pcb厂，直接smt了200套，回来发现高压和gnd直接短路，上电烧保险丝，那个郁闷啊，找了1天的问题才发现，唉。
还好就一个过孔，4层板，把芯片拆了，用转头直接把过孔打通，再焊接上去，阿弥陀佛。报废了就罪过了，还几w啊！{:funk:}
其实gerber里有NC.ART，和dlr完完全全可以不同，pcb厂仔细点是可以发现问题的，唉！ 刚才JLC给我打电话了，可以做免费加急。{:lol:} 哇哈哈，Altium会这个问题会ＤＲＣ 本帖最后由 SZ-JLC-R 于 2016-1-7 10:19 编辑
由于有几个安装孔线路层有焊盘，而且是连着走线，故工程在制作资料时为了不影响电器性能（直接做NPTH孔会钻断走线），直接处理成无环PTH孔。建议后续在设计时将走线绕开安装孔，线路层不要加焊盘，铺铜也避开安装孔。
AMO论坛是万能，有问题，在论坛上一说，立即就处理了。不说折腾你好几天，还不一定能处理。 yondyanyu 发表于 2016-1-7 09:18
cadence的一个bug ）cadence的布线工具allegro,如果不小心把走线穿过定位孔（不是通孔，没有镀铜） ...
他做得的孔封装应该没有加禁止布线区域。 bblythe2007 发表于 2016-1-7 10:09
AMO论坛是万能，有问题，在论坛上一说，立即就处理了。不说折腾你好几天，还不一定能处理。 ...
最快的处理方式是：请在系统左边菜单里找到 售后服务，选择一下对应的订单并保存好，专门的售后工程查核后，会尽快致电给大家。{:handshake:} advantech 发表于 2016-1-7 10:11
他做得的孔封装应该没有加禁止布线区域。
我们做的非孔化的机械孔都没有加过禁止布线区。 allegro还允许在钻孔区域走线而不报错呀？这种走线要外星科技才能加工出来吧？ 这么明显违反设计逻辑情况还要人为增加禁布区才能规避，这不是埋了个大大地雷让人踩嘛！这点上EE就做得好多了，只要是钻孔区域，不管设没设禁布区、孔金属化与否等都休想把线走到钻孔上，挨着边缘都不行（系统对焊盘、钻孔等的都有个非零值的默认安全间距设置的），不是DRC报错的问题，直接就不让走。非得搞这种外星科技的走线方式的话还得挖空心思自行考虑另类方法才行。 Cannon220 发表于 2016-1-9 18:14
allegro还允许在钻孔区域走线而不报错呀？这种走线要外星科技才能加工出来吧？ 这么明显违反设计逻辑情况还 ...
同意。这个好像是先沉铜再钻非金属化孔？不知道非金属化孔在哪一步操作，如果先钻金属化，然后沉铜，再蚀刻，再钻非金属化，那这样的板子肯定是做不出来的，钻了孔线也跟着没了啊。 你这种机械孔，一般一开始就检查设计规则，我之前也碰到这问题，后来每次导dxf文件后都设置各种禁区。比如禁止封装呀，禁止布线等等规则。然后才开始布局。{:lol:}{:lol:}{:lol:} 楼主是你没有设置好drc，不是allegro的bug 应该是这个非金属化孔的封装没做好，没有加route keepout class 嘉立创支持bga了？线宽小于6mil？ gzhuli 发表于 2016-1-7 05:03
JLC最早是不做无铜孔的，就算单面板做出来孔里都是有铜的。
后来可以做了，但有时候收到的板还是会有铜，估 ...
可能是钻头坏了 feiban001 发表于 2016-1-7 08:56
还有更离谱的，我们有合作的板厂做免费打样的，我这边文件明确说明GM1铣外形，人家就是按照GKO做，完了你还 ...
这话实在{:biggrin:} 表示allegro还不是特别熟悉走线居然可以和通孔交叉Altium是不会的 advantech 发表于 2016-1-7 10:11
他做得的孔封装应该没有加禁止布线区域。
这是个好习惯, 铺铜的时候可以自动避让, 我都加的 路过
其实不是cadence的bug，你在设计机械孔时没有加"package keepout" “route keepout”这两个区域，加了就会自动报DRC 没错，主要责任是你自己的。
那个BUG算不上。
家里床由于马虎踩上了屎。
能给你免费重做，是你拣着了。
页:
[1]