论坛首页 › FPGA › VHDL Test Bench 资源共享 学VHDL真的资料太少

WM_CH 发表于 2015-12-18 14:24:43

VHDL Test Bench 资源共享 学VHDL真的资料太少

本帖最后由 WM_CH 于 2015-12-18 14:27 编辑

网上大片大片的Verilog流，所有网友的视频教程都是Verilog。我也是忍着先自学了VHDL用着熟练了才敢去看他们Verilog的视频，要不然我怕走火入魔！

但是看他视频教程，讲的TestBench都是Verilog写的，网上搜了搜，教VHDL写TestBench的资料不多。

我从某度上D下来的几个文件，共享给大家。助大家VHDL学的开心。。。
话说仿真看时序才是学FPGA入门的首选。。。开发板靠后站！-----在此感谢电子发烧友小梅哥视频资料，带我找到入门途径。

WM_CH 发表于 2015-12-23 20:21:33

本帖最后由 WM_CH 于 2015-12-23 20:23 编辑

补充一些VHDL标准，来着IEEE

























有些比较生僻的语法，书上都没提过。可以查这些标准。比如TIME、FILE、TEXT、TEXT包 等等，用于仿真的语法

WM_CH 发表于 2015-12-23 21:13:23

这本书是英文的，但是VHDL和Verilog仿真都有，很全面。这下不用担心到底用的是什么语言了

WM_CH 发表于 2015-12-23 22:55:52

VHDL 语法方面的，其实论坛都有，我只是给自己备份一下。。。

mangocity 发表于 2015-12-24 10:18:21

收藏了。。。
话说VHDL和Verilog是剑宗和气宗的关系{:lol:}

WM_CH 发表于 2015-12-24 11:01:33

mangocity 发表于 2015-12-24 10:18
收藏了。。。
话说VHDL和Verilog是剑宗和气宗的关系

没听说过。。。 可有出处？

sywong 发表于 2015-12-28 17:40:12

感謝分享。

查看完整版本: VHDL Test Bench 资源共享 学VHDL真的资料太少