xiaoyangshanren 发表于 2015-11-2 11:23:40

怎样消除chipscope对逻辑的影响？

    上周我编译好一个工程，在工程中设定的采样次数为1250次，但是上传回来的数据很少，并没有这么多次。然后我在chipscope中加入采样次数计数器sample_num，以查看FPGA到底采样是否正常。但是当改过chipscope后，PC机上就能接收到1250次采样，而且数据基本都是正确的。
   我想请教下各位莫友，怎样才能消除chipscope对工程逻辑的影响呢？谢谢

zkf0100007 发表于 2015-11-2 20:40:10

你在逻辑时序有问题
页: [1]
查看完整版本: 怎样消除chipscope对逻辑的影响？