论坛首页 › FPGA › 求助：quartus 调用modelsim-altera仿真IPcore Error loading design

hsc0588 发表于 2015-10-24 11:28:34

求助：quartus 调用modelsim-altera仿真IPcore Error loading design

软件平台：quartus12.1sp1 和modelsim-altera 10.1b
被仿真top bpf文件：
输出信息如下：

哪位大婶知道该如何解决？非常感谢！！！

hsc0588 发表于 2015-10-24 11:29:03

自己顶上去！！！！

hsc0588 发表于 2015-10-24 11:35:10

坐等大婶 回复

FPGA_WALKER 发表于 2015-10-24 13:27:16

把modelsim的log贴出来

hsc0588 发表于 2015-10-24 14:13:03

FPGA_WALKER 发表于 2015-10-24 13:27
把modelsim的log贴出来

现在的情况是pll能够仿真出结果来了
方法是：
1、将Verilog HDL语言的仿真库文件为220model.v和altera_mf.v;
    VHDL语言的仿真库文件为220pack.vhd、220model.vhd、altera_mf.vhd和altera_mf_components.vhd。
仿真时把相关库文件加到工程中去。
2、modelsim中 点击complice将相关的库文件编译如：

hsc0588 发表于 2015-10-24 14:16:50

hsc0588 发表于 2015-10-24 14:13
现在的情况是pll能够仿真出结果来了
方法是：
1、将Verilog HDL语言的仿真库文件为220model.v和altera_mf ...

更清晰的结果

查看完整版本: 求助：quartus 调用modelsim-altera仿真IPcore Error loading design