发一个自己写的VGA的avalon总线IP核
本帖最后由 jianfengxixi 于 2015-10-5 18:32 编辑原理很简单,高手看看笑笑就好了,avalon 主端口不断地从内存取数据,写入一个FIFO缓冲,VGA时序部分不断地从FIFO读出数据然后以VGA时序输出到外部
从端口用于配置显存地址,控制时序开关等。。。。。。
支持一下 要看楼主高清无码大图 要能上传个工程文件给新手就更好了 下载看看 支持开源,当初也想自己做一个这样的,但没能实现,现在转行到单片机了, 软核 太难用了
页:
[1]