ise warning的报警出错位置哪里看？
本帖最后由 atom100 于 2015-9-17 19:20 编辑ise warning的报警出错位置哪里看？想找到导致这个warning 那几句代码
图中蓝色部分 最下面Please refer to the corresponding ASCII report for the full message,
所说的report 在哪？一直没找到
一般这种错误是看综合报告的开头，Elaboration那块，每个文件infer出来了什么东西可以得到一些信息。
在FPGA里，一个是尽量不要描述出Latch，这个Xilinx默认会给一个Warning；
另外一个是Register的同步/异步的置位/清零只有一个，不要同时使用多个。
第二个是容易被忽略的，因为Xilinx的新的Silce的REG一般只有一个功能；老的FPGA可以支持多个。这个具体要看对应芯片的CLB的手册。 本帖最后由 atom100 于 2015-9-17 23:29 编辑
dr2001 发表于 2015-9-17 20:11
一般这种错误是看综合报告的开头，Elaboration那块，每个文件infer出来了什么东西可以得到一些信息。
在FP ...
感谢，这个是我接手的别人的ise 的代码，
我原来是弄quartus ii的，
刚开始不习惯，我已经把latch改掉了，
ise下 能否将这种 报警信息定位到 那行代码上呢 ？
我看有的报警是 另外一个亮蓝色显示的，双击能定位到代码的位置，
但非亮蓝显示的 的定位不到代码的位置 atom100 发表于 2015-9-17 23:28
感谢，这个是我接手的别人的ise 的代码，
我原来是弄quartus ii的，
刚开始不习惯，我已经把latch改掉了 ...
逻辑上是不行的，大致的原因如下：
- 综合器把用户描述的逻辑综合成基本元件，比如带有异步复位，同步置位的FF。由于综合器可能会有优化，综合结果中不一定会带有原始设计的信息。
- 在MAP和P&R阶段，才是把标准的网表文件映射到具体的FPGA内部逻辑。如果恰好你的FPGA有这样的元件，比如，S2，S3的FF支持的东西就多，那么就过了；否则可能就会报错后者报警告。
所以，这类警告直接定位原因一般来说是很困难的，无论是哪家的工具链。
对于Xilinx工具链而言，在综合报告中，会报告每个HDL文件综合器推断出了多少个，什么形式的FF等等标准逻辑资源，可以根据这个来查找问题所在。
页:
[1]