大家 写fpga代码,是习惯用状态机还是用延时处理 ?
大家 写fpga代码,是习惯用状态机还是用延时处理 ?有的功能,两种方法都能实现,哪种方式好呢 ? 当然状态机啦; 本帖最后由 RAMILE 于 2015-9-15 09:42 编辑
我是用分离TTL实现功能,然后翻译成verilog,最终结果是个延时的,不过用状态机也能描述,两者界限不明显
最后总能发现一个reg[]或者counter[]来控制逻辑状态的 如果没分支且时间限定的时序,比如VGA驱动,那用计数方式就行了,如果要根据不同情况转,用状态机方便 不太复杂的用状态机比较好。比较复杂的也可以用一个状态机查小 ROM 来执行 大多数的情况之下是用状态机 状态机好用 {:loveliness:}
页:
[1]