论坛首页 › FPGA › xilinx 的 dcm 或 PLL 的 locked 输出只接到DCM或pll的 reset

atom100 发表于 2015-9-14 10:20:46

xilinx 的 dcm 或 PLL 的 locked 输出只接到DCM或pll的 reset

还是所有 的reset ？

atom100 发表于 2015-9-14 10:21:23

初级问题拿不准，请教下

atom100 发表于 2015-9-14 10:26:33

如果是分开的两级 第一级是 DCM 第二级是 PLL，都有locked，这个locked 只接本级的reset 吗 ？

atom100 发表于 2015-9-16 06:48:52

太初级了吗？

查看完整版本: xilinx 的 dcm 或 PLL 的 locked 输出只接到DCM或pll的 reset