论坛首页 › FPGA › 关于4.3寸液晶驱动时钟Dclk大小的选择有一些疑问

kingcrum 发表于 2015-9-8 12:07:32

关于4.3寸液晶驱动时钟Dclk大小的选择有一些疑问

如图

参考手册里给出了典型值是9MHz,现在我手里刚好有48MHz的晶振，我想通过4分频到12MHz来驱动，请问这样可以吗？

skbljs2652 发表于 2015-9-8 12:17:12

妥妥的可以啊，只要频率不超过最大最小值就行。

zhangyidao 发表于 2015-9-8 12:55:39

我试过几款液晶，频率超过10M马上就不能用了。你最好验证一下。

kingcrum 发表于 2015-9-8 13:34:27

zhangyidao 发表于 2015-9-8 12:55
我试过几款液晶，频率超过10M马上就不能用了。你最好验证一下。

那是不是时钟的最小值不限

aozima 发表于 2015-9-8 15:03:34

kingcrum 发表于 2015-9-8 13:34
那是不是时钟的最小值不限

你眼睛有限制

nhztb 发表于 2015-9-8 17:19:49

没问题，一点都不用担心

aureole 发表于 2015-9-8 20:35:28

48M 可以分成8M驱动

zhangyidao 发表于 2015-9-9 09:52:47

kingcrum 发表于 2015-9-8 13:34
那是不是时钟的最小值不限

肯定了，这些都带控制器的，你随便多慢都可以。快了就不行。

查看完整版本: 关于4.3寸液晶驱动时钟Dclk大小的选择有一些疑问