新手求问，FPGA生成的RTL图是不是一定要学会看懂
想问一下大家，是不是会看RTL是基本功?如果是的话自己就多花一些时间在这上面。 看你希望学到什么级别了 复杂状态机,RTL{:lol:}看不懂 aozima 发表于 2015-8-27 16:38看你希望学到什么级别了
啊欧，我想比较深入的学习 NJ8888 发表于 2015-8-27 16:41
复杂状态机,RTL看不懂
那是不是不太复杂的需要看懂 不需要，初学者略过，不然会被吓倒 看这个意义不是非常大，与其看这个，不如去钻研数电。 楼主问这样的问题就说明不需要。。。。{:tongue:} 我觉得需要大致看明白是怎么实现的，但是不用在意很细节的东西 我自己觉得如果是分模块、分层次的话就有必要去看看，因为他可以帮助你检查连线等一系列错误，如果你要看最底层的话，我建议等你有了好几年的工作经验的话，再去研究它 应该是：写RTL的时候，脑袋里面就已经有图了。 Nuker 发表于 2015-8-27 20:38
应该是：写RTL的时候，脑袋里面就已经有图了。
这才是正解！ 好好学习数电才是王道 Nuker 发表于 2015-8-27 20:38
应该是：写RTL的时候，脑袋里面就已经有图了。
我想到了张三丰教张无忌打太极的时候问他全部忘记了没有，您这个境界已经是手中无j图可图自在心中了，但是我觉得您的意思就是首先还要看得懂。 gxh470873852 发表于 2015-8-27 21:26
好好学习数电才是王道
谢谢提醒！ 基本上没有用，新手看不明白，高手不需要看 新手还是需要看的，看到你写代码的时候能想到RTL是什么样子 统计了所有楼上回复估计要把楼主搞晕了 当写HDL综合仿真的结果和预期不一致时，就需要看RTL图排查问题出在哪里了。 lans0625 发表于 2015-8-27 18:28
楼主问这样的问题就说明不需要。。。。
虽然不懂，，，既然这么问了，就是想，能不能不需要弄懂。{:lol:} 沉默胜过白金 发表于 2015-8-28 09:38
虽然不懂，，，既然这么问了，就是想，能不能不需要弄懂。
我是说他目前这种情况不需要。。。。 lans0625 发表于 2015-8-28 09:50
我是说他目前这种情况不需要。。。。
目前可能还是把数电好好看一遍更实在 殊途同归，不是必须。我告诉你个方法：你每次编译完了，花上几分钟看看就行，这样做得多了就自然脑子里有RTL了。 要求功能正确，依靠测试向量和仿真分析即可。RTL分析效益不显著。
如果要追求资源消耗，效率或者有对设计有独特需求，那么需要看RTL输出是否是你期望的东西。
即要实现的是：期望的RTL - HDL描述 - 观察工具综合结果的闭环验证。 小规模的逻辑，基本上是RTL倒推出verilog的 RTL 有助于分析代码。
页:
[1]