论坛首页 › FPGA › 有关AD芯片的一个转换和串行输出的关系问题？？求解

pengyuan0820 发表于 2015-7-24 22:14:04

有关AD芯片的一个转换和串行输出的关系问题？？求解

AD芯片是ADS1274,芯片时钟频率f clk是转换频率f data的256倍；输出是串行输出，另外有sclk控制，请问下，是不是转换完之后先把data放在寄存中，然后在sclk下逐步输出，只要在下次采集转换完成前把数字信号送出去就可以。还是送出数据要包含在转换部分里了。求解

幸福的鱼 发表于 2015-7-30 16:04:57

根据我以前用过的片子，在一个采样周期内，采样周期减掉固有的采集转换时间，就是你的数据采集时间，如果你的sclk时钟够快，就可以将数据完全取出，如果不够，可以占用一段数据转换时间取出数据

pengyuan0820 发表于 2015-8-15 19:55:21

幸福的鱼 发表于 2015-7-30 16:04
根据我以前用过的片子，在一个采样周期内，采样周期减掉固有的采集转换时间，就是你的数据采集时间，如果你 ...

非常感谢！

查看完整版本: 有关AD芯片的一个转换和串行输出的关系问题？？求解