fpga新手:quartus下在verilog文件中怎么调用ip核?
上图红圈中的PLL和ddr是通过什么步骤添加进去的?
唉,新手常识都不懂
谢谢先~ 我用tools下的megawizard 做了半截就不知该怎么做了 找到生成的有个.V 文件,里面有个module 就是接口,在你的.V里调用就可以了 例话都你需要调用的地方就可以了, 估计楼主是跟我一样的自学,自学很苦恼的。我来详细告诉你一下吧。
1.建立一个工程
2.新建一个dbf文件
3.dbf文件里面双击,打开添加ip的对话框,按照向导,添加完成后,放置在dbf里面
4.在你工程的v文件里面例化那个ip即可。例化语句如下(以pll为例)
altpll3 pll3(
.inclk0(clk3),
.c0(ocf),
.c1(ocg),
.c2(och),
.c3(oci),
.c4(ocj)
); 多谢大家,已经搞定了 新手自学就这点不好,常识性的东西缺失。资料也语焉不详的。
页:
[1]