苏杭 发表于 2015-5-15 15:33:15

原理图中如何进行总线赋值?

比如
.Freqword(32'd107_000_000) ,   // input Freqword_sig
或者
assign Freqword = 32'b0;
这样的操作
只在原理图库中找到了CONSTANT模块,好像不是这个
现在能想到的方法就是自己写个verilog模块,内部按上面的形式赋值,然后再转为原理图连接
这样好麻烦啊,有没有网络标号这种简单的操作呢

skbljs2652 发表于 2015-5-15 16:07:05

CONSTANT模块可以用来赋值,不过每次更改比较麻烦。建议直接写代码。

苏杭 发表于 2015-5-15 18:19:08

skbljs2652 发表于 2015-5-15 16:07
CONSTANT模块可以用来赋值,不过每次更改比较麻烦。建议直接写代码。

是把总线的网络标号改成CONSTANT的名称吗?
要用nios软核,verilog写着不太方便
页: [1]
查看完整版本: 原理图中如何进行总线赋值?