dingxmhan 发表于 2015-4-26 01:47:31

嘉立创四层板50Ω阻抗怎么处理？板厚1.6

想在嘉立创打样一些频率比较高的板子，板子都比较小，阻抗不要差太远应该就没问题。不知道阻抗匹配会不会差距很大。。。

yuxiang2 发表于 2015-4-26 09:04:47

嘉立创做不了阻抗控制

nnimo 发表于 2015-4-27 16:13:16

如果对阻抗变化有限制的 ，一般需要与厂家沟通参数 ，然后自己设计板子时要有调整措施 ，最后打样几次 ，就心里有数了 。{:smile:}

taboo 发表于 2015-4-30 18:52:10

本帖最后由 taboo 于 2015-4-30 18:53 编辑

我的经验，嘉立创的阻抗50欧的顶层线宽是0.34mm   第二层要铺地， 我做阻抗匹配的板子一般都是4层，顶层到第二层间距是0.2mm

PowerAnts 发表于 2015-5-8 01:55:53

介电常数区别不大，跟据线宽决定与地层的介质厚度，提供压合结构图就行了

PowerAnts 发表于 2015-5-8 01:59:52

像DDR3，4密尔线宽的话，介质厚度4密尔，若有人用6密线宽，那压合结构就不同了，阻抗板会要家里床的命的 {:lol:}

tennokoe 发表于 2015-5-8 09:09:13

嘉力创根本就不做阻抗控制{:titter:}
页: [1]
查看完整版本: 嘉立创四层板50Ω阻抗怎么处理？板厚1.6