刚煜 发表于 2015-4-2 21:48:45

综合之后消耗了0个逻辑单元，错误的原因可能在哪？

如题，我最近在学FPGA，按照黑金的教程写了个程序，但是综合出来之后显示消耗了0个逻辑单元。

那么 可能导致这个问题的原因是什么呢？

我找了半天都没找出来，RTL图里面能够显示有很多逻辑单元，但是就是没有综合出来=。=
求各位大神解答

xivisi 发表于 2015-4-2 22:00:14

被优化掉了。
通常是你的逻辑有问题，比如随便你怎么输入，结果只有一种，那么里面再复杂的逻辑都被优化掉，只在输出上加固定电平

ahong2hao 发表于 2015-4-2 22:10:51

或者你写的逻辑结果没有被使用。也会被优化。

wye11083 发表于 2015-4-2 22:11:20

xivisi 发表于 2015-4-2 22:00
被优化掉了。
通常是你的逻辑有问题，比如随便你怎么输入，结果只有一种，那么里面再复杂的逻辑都被优化 ...

呵呵，0果断是没有输出啊。

最笨的企鹅 发表于 2015-4-2 23:14:55

大家都好有经验啊，呵呵！刚开始学FPGA的时候也碰到过这个问题。

far_infrared 发表于 2015-4-3 08:44:25

没输出或没指定输出脚，编译后要多看看警告信息。

刚煜 发表于 2015-4-3 10:49:19

xivisi 发表于 2015-4-2 22:00
被优化掉了。
通常是你的逻辑有问题，比如随便你怎么输入，结果只有一种，那么里面再复杂的逻辑都被优化 ...

嗯！多谢解答，我找到原因了，确实是被优化掉了

aureole 发表于 2015-4-3 22:02:20

上学的时候，老师交待我们，不懂的要问，不会的要问，反正问老师是很高尚的事情。

当电工的时候，经过十几年我意识到，不思考、不自己想办法解决就到处问，是进步最大的阻碍！！！！！！

蓝色风暴@FPGA 发表于 2015-4-4 08:04:51

检查时钟、复位脚

刚煜 发表于 2015-4-5 12:08:38

aureole 发表于 2015-4-3 22:02
上学的时候，老师交待我们，不懂的要问，不会的要问，反正问老师是很高尚的事情。

当电工的时候，经过十几 ...

嗯 是的，但是我想了半天没想出来

刚煜 发表于 2015-4-5 12:10:33

找到原因，因为代码错误，导致case语句有一个死循环，所以导致输出一直是恒定的，所以被优化掉了。谢谢大家！
页: [1]
查看完整版本: 综合之后消耗了0个逻辑单元，错误的原因可能在哪？