论坛首页 › FPGA › cpld输出部分电压远高于供电电压是什么个原因？（已解决）

xyx2012xyx 发表于 2015-3-16 16:02:32

cpld输出部分电压远高于供电电压是什么个原因？（已解决）

本帖最后由 xyx2012xyx 于 2015-3-17 10:44 编辑

cpld用的是LATTICE的M4A5-128/64供电电压为5V，输入为数字信号，高电平为3v，三路输入，输出为复现输入的三路信号作测试用，如下图1所示，部分端信号远高于供电电压，这个是什么原因？


上图输出信号给74HC245后波形基本正常，没有上图中高于供电电压部分，对这个现象无法理解！！！

感谢各位的热心解答，测试探头的问题，更换后暂时无上述现象。经测试发现该过压信号频率为50Hz，干扰原因应该是探头电源造成的

aozima 发表于 2015-3-16 16:33:46

你是指高出3V还是高出5V？还是指示波器上面的过冲？

xyx2012xyx 发表于 2015-3-16 16:55:10

就是图上的过冲电压，远高于供电电压，大概最大值是13v左右

0123456789 发表于 2015-3-16 16:56:41

CPLD还能升压？

Xujuango 发表于 2015-3-16 18:21:19

不会是 信号跟 地是隔离的吧？

pspice 发表于 2015-3-16 19:54:55

都说了，过冲啊。电源电压以内就不叫过冲了。

这个一般是阻抗不匹配引起的“振铃”现象吧。

xyx2012xyx 发表于 2015-3-16 20:00:34

Xujuango 发表于 2015-3-16 18:21
不会是 信号跟 地是隔离的吧？

共地或者1uh电感隔离，但是图中的信号给74HC245后波形基本正常，没有上图中高于供电电压部分，对这个现象无法理解

查看完整版本: cpld输出部分电压远高于供电电压是什么个原因？（已解决）