论坛首页 › FPGA › FPGA的内部对时序的约束 只能 约束时钟吧？

atom100 发表于 2014-12-29 00:33:27

FPGA的内部对时序的约束 只能 约束时钟吧？

FPGA内部 对时序的约束 只能 约束时钟吧？

wye11083 发表于 2014-12-29 00:58:16

FPGA是电路。你可以约束任何电路上的东西，如走线，位置。但是FPGA里面的用户电路是定制好的电路块，你只能使用它们，而不能凭空制造出来。

stdio 发表于 2014-12-29 01:12:33

area也可以

查看完整版本: FPGA的内部对时序的约束 只能 约束时钟吧？