atom100 发表于 2014-12-20 09:27:49

使用altera的fpga，timequest分析时序，还是做时序仿真？

大家写代码，使用altera的fpga，是用timequest做分析时序，还是用modelsim做时序仿真？

cxhy 发表于 2014-12-20 09:43:48

用modelsim做功能仿真，用singletap抓时序，如果时序约束不满足，再用timequest处理一下。

jm2011 发表于 2014-12-20 10:07:31

都要用哈，一个是功能的，一个是时序的；

GunGun 发表于 2014-12-20 11:13:42

参考一下。

jxcylxh 发表于 2014-12-20 23:55:49

cxhy 发表于 2014-12-20 09:43
用modelsim做功能仿真，用singletap抓时序，如果时序约束不满足，再用timequest处理一下。 ...

能不能做一些东西了。

全频阻塞干扰 发表于 2014-12-21 17:41:45

功能仿真+时序分析足矣
没做过时序仿真的飘过~

at90s 发表于 2014-12-21 19:39:07

同楼上。只要满足同步设计规范，功能仿真+时序分析就不会有问题

FPGA_WALKER 发表于 2014-12-21 21:16:32

做时序仿真是非常耗时的，尤其是当工程比较大的时候，通常是功能仿真没有问题，静态时序报告也没问题(通常需要留有裕量)那么就没有必要做时序仿真

FPGA_WALKER 发表于 2014-12-21 21:23:37

功能仿真没问题，但静态时序刚好在临界状态时，如果实际调试的结果与预期的不符，那么可以做时序仿真帮助定位查找问题，有经验的工程师往往先看静态时序分析问题

jr9910 发表于 2015-2-7 23:05:50

Timequest主要用来完成时序约束，进行时序分析的

alinx 发表于 2015-2-11 14:51:20

黑金有相关教程，你可以找找

随风_98 发表于 2015-2-12 14:03:36

Timequest主要做时序约束的吧

fx568000 发表于 2015-3-19 10:08:24

大家都是高手，学习一下，现在我在学习黑金的开发板，只用modelsim做过仿真
页: [1]
查看完整版本: 使用altera的fpga，timequest分析时序，还是做时序仿真？