视频流处理中用DDR2 sdram作帧缓存,主控用DSP好还是FPGA好?
这个问题是我实验室项目的一个环节,大致阐述一下:大致是针对数字摄像头MT9V032进行采集,输出处理,然后VGA显示。
现在不考虑中间处理,目前采用的是XILINX FPGA,应该是SP6系列的,10bit黑白数字信号输入,直接用DDR2 SDRAM作帧缓存,然后通过adv7123转成VGA输出。但我也是最近一年才接触FPGA,水平实在太差,总是弄不好。
最近和其他同学和老师讨论,说弄不出来可以用altera的芯片或者转DSP,前者是因为网上DDR2的资料一般都是基于altera的芯片,后者是因为专门做数字图像处理嘛,自然比较成熟,也不需要考虑那么多底层时序,弄好寄存器什么的就好了。
所以,现在比较矛盾,想听听大家的意见,一般这种情况主控选用什么的比较好,或者有什么比较容易的解决这种问题的方案或者方法。 针对数字摄像头MT9V032进行采集,输出处理,然后VGA显示。
现在不考虑中间处理,目前采用的是XILINX FPGA,应该是SP6系列的,10bit黑白数字信号输入,直接用DDR2 SDRAM作帧缓存,然后通过adv7123转成VGA输出。
你自己都给出方案了 这个绝对可行而且难度不大 搞不出来那就是水平问题了 换DSP你就要重新再来 XILINX弄不出来altera就能弄出来的话还是水平问题
水平问题只能通过学习研究解决不然就项目外包吧 本帖最后由 CMika 于 2014-12-2 13:51 编辑
如果你对DSP更熟可以用DSP 否则还是fpga吧 DSP相对fpga唯一的优势就是算法上的开发难度你这个项目并没有什么处理 CMika 发表于 2014-12-2 13:43
针对数字摄像头MT9V032进行采集,输出处理,然后VGA显示。
现在不考虑中间处理,目前采用的是XILINX FPGA, ...
嗯,说的在理。水平问题批评的是,方案很早就定下来。DDR2 sdram自己弄了半年,想用ip核,却总是拿不下来MIG。以前本科做微控多些,51之类的比较多,不是很习惯和熟练从时序层面描述一些复杂的流程和时序之类的。现在水平fpga也就写写状态机,i2c接口←_←。看来只能继续学学,或者看实验室怎么安排…… A家的不是提供DDR2的控制器吗?直接加在工程里面。 zyqn 全部搞定,FPGA+ARM+DSP单元,你想用哪个用哪个。 一个人· 发表于 2014-12-2 15:28
zyqn 全部搞定,FPGA+ARM+DSP单元,你想用哪个用哪个。
zyqn是新出的系列吧,感觉实验室不一定能买,上手还需要时间...不过确实是个好想法,很感谢 cddyy 发表于 2014-12-2 15:22
A家的不是提供DDR2的控制器吗?直接加在工程里面。
恩,MIG就是控制器模块,但是只看赛灵思的手册,自己写状态机,总是弄不明白...感觉网上资料太少,自己的实践水平比较差 一个人· 发表于 2014-12-2 15:28
zyqn 全部搞定,FPGA+ARM+DSP单元,你想用哪个用哪个。
他目前的问题在于ddr2换成zynq只是平白增加开发难度 dxzky 发表于 2014-12-2 14:43
嗯,说的在理。水平问题批评的是,方案很早就定下来。DDR2 sdram自己弄了半年,想用ip核,却总是拿不下来 ...
恩好好研究吧 CMika 发表于 2014-12-2 16:20
恩好好研究吧
另外,有个问题,想问问您,有什么比较好的资料或者方法可以借鉴么?
还是说只能硬着头皮慢慢啃UG388和UG406...有点茫然现在 dxzky 发表于 2014-12-2 16:23
另外,有个问题,想问问您,有什么比较好的资料或者方法可以借鉴么?
还是说只能硬着头皮慢慢啃UG388和UG ...
觉得看文档难的话网上ddr2的资料不少 多看看吧 CMika 发表于 2014-12-2 17:00
觉得看文档难的话网上ddr2的资料不少 多看看吧
恩,谢谢。我再努把力~ 用fpga完全可以搞定的,只是做好缓存时序处理就可 pengchhui 发表于 2014-12-2 17:26
用fpga完全可以搞定的,只是做好缓存时序处理就可
有什么好的资料推荐的么,感觉网上大部分都是altera的核的资料和教程,比如特权同学什么的 DSP偏向运算,FPGA偏向逻辑控制.....从描述看只是视频流的控制输出,对时序方面要求比较高点,用FPGA吧! dgtg 发表于 2014-12-2 23:12
DSP偏向运算,FPGA偏向逻辑控制.....从描述看只是视频流的控制输出,对时序方面要求比较高点,用FPGA吧! ...
哦,这样。谢谢你的意见~ 楼主可以参考特权同学的VIP资料,其中有用FPGA控制摄像头图像数据缓存到DDR2,并通过VGA输出到显示器。貌似跟你说到的功能很符合! AutumnKing 发表于 2014-12-4 23:37
楼主可以参考特权同学的VIP资料,其中有用FPGA控制摄像头图像数据缓存到DDR2,并通过VGA输出到显示器。貌似 ...
谢谢,不过特权那个视频讲到最后,自己好像也没做出来...而且我们实验室用的是xilinx,不能完全照搬...心碎... 路过 帮顶 好厉害,看见编解码就觉得高大上。 用了SP6还存在DDR问题?都带了硬核 liurangzhou 发表于 2014-12-17 23:32
用了SP6还存在DDR问题?都带了硬核
确实,不过按照UG388上面说的时序,总是写不对...可能是我英语和FPGA经验实在是太差...
页:
[1]