谁用altera家的 ddr2 ip核做过时序仿真 ？
谁用altera家的 ddr2 ip核做过时序仿真 ？我用ddr2 ip 核的 megawizard生成了ip核，选上了 generate netlist， 经过对比 如果选择这项，增加了 *_syn.v这个文件，
将工程添加到modelsim 下仿真 ，并添加了如下的库：
1.220model，
2.altera_mf,
3.altera_primitives,
4.cycloneiv_atoms,
5.cycloneiv_hssi_atoms,
6.sgate
如果不加ddr2_ip_syn.v这个文件，仿真可以通过，但 加了这个文件，应该是进行时序仿真吧？出现如下错误
1)Error 。。。。 ddr2_ip_syn.v: module cycloneive_ddio_oe is not defined.
2） Error 。。。。 ddr2_ip_syn.v: module cycloneive_ram_block is not defined.
3） Error 。。。。 ddr2_ip_syn.v: module cycloneive_ddio_outis not defined.
4） Error 。。。。 ddr2_ip_syn.v: module cycloneive_lcell_combis not defined.
5） Error 。。。。 ddr2_ip_syn.v: module cycloneive_io_obufis not defined.
请教，是什么原因？还缺少某个库吗？
页:
[1]