FPGA 4Mbyte图片如何存储
各位，本人刚刚接触FPGA,用cy68013USB芯片传输4M的图片，我现在问题是：是否需要在FPGA搞一个缓冲接收数据？如果不要，直接识别数据头然后存储数据吗？然后数据存在什么地方呢，这个有点大，是不是要存在SDRAM里面？但是一般这么大的数据量接收的时候按理要搞一个FIFO做缓存，那么问题又来了，FPGA没这么大容量的FIFO，该怎么设计这个方案呢？请指教！ 外接SDRAM当缓存吧，容量可以很大，成本也不高。不过这不是新手能搞定的 学习学习，呵呵 可以分段fifo然后外接sram 但是sram的控制又是一个技术点 DOER 发表于 2014-10-29 16:12外接SDRAM当缓存吧，容量可以很大，成本也不高。不过这不是新手能搞定的
主要难在什么地方呢？ 电子匠人 发表于 2014-10-29 16:21
可以分段fifo然后外接sram 但是sram的控制又是一个技术点
SRAM没有4Mbyte以上的容量呢 没太看懂LZ的需求以及数据流向。
是PC通过USB传数据，给68013,68013给FPGA吗？ USB2.0的速度不太高，用SDRAM正合适。USB3.0的话，就需要用DDR2或者DDR3了。 cyusb3014 发表于 2014-10-29 20:58
USB2.0的速度不太高，用SDRAM正合适。USB3.0的话，就需要用DDR2或者DDR3了。
哇！我看你的图片就是cypress的。我目前是这样想的，USB数据《====》FPGA的FIFO读写《===识别数据头===》4M数据存放在SDROM；还是直接USB数据《===识别数据头===》存放在SDROM中。但是我感觉SDROM好像就不是当做FIFO用了。请指教，难道当FIFO用是（直接USB数据《======》存放SDROM《===识别数据头===》存放在另一区域的SDROM中）？ 小大琦 发表于 2014-10-29 16:52
主要难在什么地方呢？
除了把时序搞定，速度还有要求。 可以用FPGA编程实现SDRAM的控制器，用户可以有两个端口，一个端口是读，另一个端口是写，逻辑上两个端口可以同时时行操作（你可以百度一下TERSIC的两端口SDRAM控制器）。如果前面的你无法理解，可以用两片SDRAM，一片进行写，另一片进行读，两片交替进行。 为什么要缓存直接送出到PC不行吗？ 楼主不差钱的话 可以用4片sram 小意思，用个sdram，做成大容量FIFO，一切就搞定了 蓝色风暴@FPGA 发表于 2014-11-3 12:07
小意思，用个sdram，做成大容量FIFO，一切就搞定了
大哥，有例子不？求指教 小大琦 发表于 2014-11-3 17:34
大哥，有例子不？求指教
如果你是新手，SDRAM的例程给你你也看起来有困难的。所以建议还是用4片SRAM拼起来吧。那个简单多了 小大琦 发表于 2014-10-29 16:54
SRAM没有4Mbyte以上的容量呢
分页存储 zxq6 发表于 2014-11-3 17:54
如果你是新手，SDRAM的例程给你你也看起来有困难的。所以建议还是用4片SRAM拼起来吧。那个简单多了 ...
我最近在看SDRAM的代码了，有个问题想请教下。SDRAM有latency=3 clock，这个时钟是以SDRAM器件的输入时钟为基准的3个时钟呢，还是SDRAM控制器里面用到的时钟为基准呢，因为我发现在好多例子中这2个时钟是不一样的频率时钟。
页:
[1]