论坛首页 › 飞思卡尔 › 【问题】 k60 uart0—uart5 FIFO深度设置

carollynn 发表于 2014-10-23 11:32:12

【问题】 k60 uart0—uart5 FIFO深度设置

K60 UART0——UART5FIFO深度可以根据用户自己配置吗？？ 这个寄存器 好像只读啊 UARTx_PFIFO --TXFIFOSIZE RXFIFOSIZE
一般片子都是可以设置的啊，但是这几天对K60测试结果是不能设置！{:sweat:} {:sweat:}

这是我们测试结果
UART0FIFO深度8个字节
UART1FIFO        8个字节
UART2FIFO        1个字节
UART3FIFO        1个字节
UART4FIFO        1个字节
UART5FIFO        1个字节

有没有谁亲自 实际测试过？？

数据比较多，不用FIFO效率很低啊

如果真是这样，飞思卡尔K60 太坑了吧

carollynn 发表于 2014-10-23 11:45:54

乍一看还以为这个片子牛逼了，FIFO这么大，结果呢。。。。。。{:sweat:}

要不要这么坑，如果FIFO深度确实测试结果这样，那么数据手册你为什么还要把FIFO搞的这么大 {:sweat:}

fengyunyu 发表于 2014-10-23 12:48:52

如果真是这样的话，这个坑也太低级了！

FSL_TICS_Robin 发表于 2014-10-23 15:42:35

楼主你好

UART5的FIFO只有1层深度。
在“52.3.16 UART FIFO Parameters (UARTx_PFIFO)”的Note里有这么一段话（如下文）意思就是让你去看“Chapter 3 Chip Configuration”章节里uart模块具体描述。
* Notes:
TXFIFOSIZE field: The reset value depends on whether the specific UART instance supports the FIFO and on the size of
that FIFO. See the Chip Configuration details for more information on the FIFO size supported for each
UART instance.
•
RXFIFOSIZE field: The reset value depends on whether the specific UART instance supports the FIFO and on the size of
that FIFO. See the Chip Configuration details for more information on the FIFO size supported for each
UART instance.


从第三章的“3.9.6.1 UART configuration information”里就能够看到除了UART0和UART1有8层fifo，其他uart模块只有1层fifo。（如图）

FSL_TICS_Robin 发表于 2014-10-23 15:45:41

fengyunyu 发表于 2014-10-23 12:48
如果真是这样的话，这个坑也太低级了！

飞思卡尔的参考手册模块介绍里经常会看到这么一句话：See the Chip Configuration details for more information
大家千万不要忽视这句话，因为哪怕同个系列不同封装芯片的模块配置与资源可能都有稍许不同，所以参考手册第三章才会特地描述一下该手册对应芯片的模块具体配置。

carollynn 发表于 2014-10-28 21:26:22

FSL_TICS_Robin 发表于 2014-10-23 15:45
飞思卡尔的参考手册模块介绍里经常会看到这么一句话：See the Chip Configuration details for more info ...

1个字节的FIFO   就uart而言，跟8051什么区别太坑了{:sweat:} {:sweat:}

activeleo 发表于 2014-10-28 21:58:49

1个确实是少！不过就100Mhz的速度来说，只要CPU占用率小于%70，估计处理串口接收和发送没有任何问题！

FSL_TICS_Robin 发表于 2014-10-29 08:51:53

carollynn 发表于 2014-10-28 21:26
1个字节的FIFO   就uart而言，跟8051什么区别太坑了

因为这款芯片就是这么设计的，所以如果你需要除了UART0、UART1以外带FIFO的芯片就只能另外选型了。

FSL_TICS_Robin 发表于 2014-10-29 08:53:43

activeleo 发表于 2014-10-28 21:58
1个确实是少！不过就100Mhz的速度来说，只要CPU占用率小于%70，估计处理串口接收和发送没有任何问题！ ...

对于多串口通信频繁的系统，如果串口每收一次就进出中断的确不怎么好。
毕竟进出中断还有12+12个cycle的延时.

carollynn 发表于 2014-11-7 16:31:02

FSL_TICS_Robin 发表于 2014-10-29 08:51
因为这款芯片就是这么设计的，所以如果你需要除了UART0、UART1以外带FIFO的芯片就只能另外选型了。 ...

k20 呢fifo多大

FSL_TICS_Robin 发表于 2014-11-10 11:24:24

carollynn 发表于 2014-11-7 16:31
k20 呢fifo多大

楼主你好
刚看了K64\K22\K20的参考手册第三章“UART configuration information”，都是和你现在这款型号一样的。

ayaqby 发表于 2014-11-10 20:16:41

凑合着用吧，谁让我们自己设计不出来MCU呢 {:titter:}

ysu_er 发表于 2014-11-11 14:21:52

从来都是DMA发送DMA接收,从来不关心它的fifo

查看完整版本: 【问题】 k60 uart0—uart5 FIFO深度设置